晶圆(Wafer) 制程工艺学习

晶圆（Wafer）制程工藝學習

晶圆（Wafer）的临盆由砂即（二氧化硅）开端,经由电弧炉的提炼还原成冶炼级的硅,再经由盐酸氯化,产生三氯化硅,经蒸馏纯化后,透过慢速分化进程,制成棒状或粒状的「多晶硅」.一般晶圆制造厂,将多晶硅融解后,再应用硅晶种慢慢拉出单晶硅晶棒.一支85公分长,重76.6公斤的8吋硅晶棒,约需2天半时光长成.经研磨.拋光.切片后,即成半导体之原料晶圆片.光学显影光学显影是在光阻上经由曝光和显影的程序,把光罩上的图形转换到光阻下面的薄膜层或硅晶上.光学显影重要包含了光阻涂布.烘烤.光罩瞄准.曝光和显影等程序.小尺寸之显像分辩率,更在 IC 制程的进步上,扮演着最症结的脚色.因为光学上的须要,此段制程之照明采取偏黄色的可见光.是以俗称此区为黄光区.干式蚀刻技巧在半导体的制程中,蚀刻被用来将某种材质自晶圆概况上移除.干式蚀刻（又称为电浆蚀刻）是今朝最经常应用的蚀刻方法,其以气体作为重要的蚀刻序言,并藉由电浆能量来驱动反响.电浆对蚀刻制程有物理性与化学性两方面的影响.起首,电浆会将蚀刻气体分子分化,产生可以或许快速蚀去材料的高活性分子.此外,电浆也会把这些化学成份离子化,使其带有电荷.晶圆系置于带负电的阴极之上,是以当带正电荷的离子被阴极吸引并加快向阴极偏向进步时,会以垂直角度撞击到晶圆概况.芯片制造商等于应用此特征来获得绝佳的垂直蚀刻,尔后者也是干式蚀刻的重要脚色.根本上,跟着所欲去除的材质与所应用的蚀刻化学物资之不合,蚀刻由下列两种模式单独或混会进行：

1. 电浆内部所产生的活性反响离子与自由基在撞击晶圆概况后,将与某特定成份之概况材质起化学反响而使之气化.如斯即可将概况材质移出晶圆概况,并透过抽气动作将其排出.

2. 电浆离子可因加快而具有足够的动能来扯断薄膜的化学键,进而将晶圆概况材质分子一个个的打击或溅击（sputtering）出来.化学气相沉积技巧化学气相沉积是制造微电子

组件时,被用来沉积出某种薄膜(film)的技巧,所沉积出的薄膜可能是介电材料(绝缘体)(dielectrics).导体.或半导体.在进行化学气相沉积制程时,包含有被沉积材料之原子的气体,会被导入受到周密控制的制程反响室内.当这些原子在受热的昌圆概况上起化学反响时,会在晶圆概况产生一层固态薄膜.而此一化学反响平日必须应用单一或多种能量源(例如热能或无线电频率功率).

CVD制程产生的薄膜厚度从低于0.5微米到数微米都有,不过最重要的是其厚度都必须足够平均.较为罕有的CVD薄膜包含有：■二气化硅（平日直接称为氧化层）■ 氮化硅■ 多晶硅■耐火金属与这类金属之其硅化物可作为半导体组件绝缘体的二氧化硅薄膜与电浆氮化物介电层（plasmas nitride dielectrics）是今朝CVD技巧最普遍的应用.这类薄膜材料可以在芯片内部组成三种重要的介质薄膜：内层介电层（ILD）.内金属介电层（IMD）.以及呵护层.此外.金层化学气相沉积（包含钨.铝.氮化钛.以及其它金属等）也是一种热点的CVD应用.物理气相沉积技巧如其名称所示,物理气相沉积（Physical Vapor Deposition）主如果一种物理制程而非化学制程.此技巧一般应用氩等钝气,藉由在高真空中将氩离子加快以撞击溅镀靶材后,可将靶材原子一个个溅击出来,并使被溅击出来的材质（平日为铝.钛或其合金）如雪片般沉积在晶圆概况.制程反响室内部的高温与高真空情形,可使这些金属原子结成晶粒,再透过微影图案化（patterned）与蚀刻,来得到半导体组件所要的导电电路.解离金属电浆（IMP）物理气相沉积技巧解离金属电浆是比来成长出来的物理气相沉积技巧,它是在目标区与晶圆之间,应用电浆,针对从目标区溅击出来的金属原子,在其到达晶圆之前,加以离子化.离子化这些金属原子的目标是,让这些原子带有电价,进而使其行进偏向受到控制,让这些原子得以垂直的偏神往晶圆行进,就像电浆蚀刻及化学气相沉积制程.如许做可以让这些金属原子针对极窄.极深的构造进行沟填,以形成极平均的表层,尤其是在最底层的部分.高温制程多晶硅（poly）通经常应用来形容半导体晶体管之部分构造：至于在某些半导体组件上罕有的磊晶硅（epi）则是长在平均的晶圆结晶概况上的一层纯硅结晶.多晶硅与磊晶硅两种薄膜的应用状态固然不合,却都是在相似的制程反响室中

经高温（600℃至1200℃）沉积而得.即使快速高温制程（Rapid Thermal Processing, RTP）之工作温度规模与多晶硅及磊晶硅制程有部分重叠,其本质差别却极大.RTP其实不必来沈积薄膜,而是用来修改薄膜性质与制程成果.RTP将使晶圆历经极为短暂且准确控制高温处理进程,这个进程使晶圆温度在短短的10至20秒内可自室温升到1000℃.RTP通经常应用于回火制程（annealing）,负责控制组件内掺质原子之平均度.此外RTP也可用来硅化金属,及透过高温来产生含硅化之化合物与硅化钛等.最新的成长包含,应用快速高温制程装备在晶极重要的区域上,准确地沉积氧及氮薄膜.离子植入技巧离子植入技巧可将掺质以离子型态植入半导体组件的特定区域上,以获得准确的电子特征.这些离子必须先被加快至具有足够能量与速度,以穿透（植入）薄膜,到达预定的植入深度.离子植入制程可对植入区内的掺质浓度加以周详控制.根本上,此掺质浓度（剂量）系由离子束电流（离子束内之总离子数）与扫瞄率（晶圆经由过程离子束之次数）来控制,而离子植入之深度则由离子束能量之大小来决议.化学机械研磨技巧化学机械研磨技巧（Chemical Mechanical Polishing, CMP）兼其有研磨性物资的机械式研磨与酸碱溶液的化学式研磨两种感化,可以使晶圆概况达到周全性的平展化,以利后续薄膜沉积之进行.在CMP制程的硬装备中,研磨头被用来将晶圆压在研磨垫上并带动晶圆扭转,至于研磨垫则以相反的偏向扭转.在进行研磨时,由研磨颗粒所组成的研浆会被置于晶圆与研磨垫间.影响CMP制程的变量包含有：研磨头所施的压力与晶圆的平展度.晶圆与研磨垫的扭转速度.研浆与研磨颗粒的化学成份.温度.以及研磨垫的材质与磨损性等等.制程监控鄙人个制程阶段中,半导体商用CD-SEM来量测芯片内次微米电路之微距,以确保制程之准确性.一般而言,只有在微影图案（photolithographic patterning）与后续之蚀刻制程履行后,才会进行微距的量测.光罩检测（Retical Inspection）光罩是高周详度的石英平板,是用来制造晶圆上电子电路图像,以利集成电路的制造.光罩必须是完善无缺,才干呈现完全的电路图像,不然不完全的图像会被复制到晶圆上.光罩检测机台则是联合影像扫描技巧与先辈的影像处理技巧,捕获图像上的缺掉.当晶圆从一个制程往下个制程进行时,图案晶圆检测体系可用来检测出晶圆上是否有瑕疵包含有微尘粒子.断线.短路.以及其它林林总总的问题.此外,对已印有电路图案的图

案晶圆成品而言,则须要进行深次微米规模之瑕疵检测.一般来说,图案晶圆检测体系系以白光或雷射光来照耀晶圆概况.再由一或多组侦测器吸收自晶圆概况绕射出来的光线,并将该影像交由高功效软件进行底层图案清除,以辨识并发明瑕疵.切 割晶圆经由所有的制程处理及测试后,切割成壹颗颗的IC.举例来说：以0.2 微米制程技巧临盆,每片八吋晶圆上可制造近六百颗以上的64M DRAM.封 装制程处理的最后一道手续,平日还包含了打线的进程.以金线衔接芯片与导线架的线路,再封装绝缘的塑料或陶瓷外壳,并测试IC功效是否正常.因为切割与封装所需技巧层面比较不高,是以常成为一般业者用以介入半导体工业之切入点.

300mm

为协助晶圆制造厂战胜300mm晶圆临盆的挑衅,应用材料供给了业界最完全的解决计划.不单失去种类齐备的300mm晶圆制造体系,供给最好的办事与支撑组织,还控制先辈制程与制程整合的技巧经验;从下降风险.增长成效,加快量产时程,到协助达成最大临盆力,将营运成本减到最低等,以知足晶圆制造厂所有的需求.应用材料的300mm全方位解决计划,完全的产品线为：高温处理及离子植入装备(Thermal Processes and Implant)

介质化学气相沉积(DCVD：Dielectric Chemical Vapor Deposition)

金属沉积(Metal Deposition)

蚀刻(Etch)

化学机械研磨(CMP：Chemical Mechanical Polishing)

检视与量测(Inspection & Metrology)

制造履行体系(MES：Manufacturing Execution System)

办事与支撑(Service & Support)

铜制程技巧在传统铝金属导线无法冲破瓶颈之情形下,经由多年的研讨成长,铜导线已经开端成为半导体材料的主流,因为铜的电阻值比铝还小,是以可在较小的面积上承载较大的电流,让厂商得以临盆速度更快.电路更密集,且效能可晋升约30-40％的芯片.亦因为铜的抗电子迁徙（electro-migration）才能比铝好,是以可减轻其电移感化,进步芯片的靠得住度.在半导体系体例程装备供货商中,只有应用材料公司能供给完全的铜制程全方位解决计划与技巧,包含薄膜沉积.蚀刻.电化学电镀及化学机械研磨等.应用材料公司的铜制程全方位解决计划在半导体组件中制造铜导线,牵扯不但是铜的沉积,还须要一系列完全的制程步调,并加以细心计划,以便施展最大的效能.应用材料公司为成长铜制程相干技巧,已与重要客户合作多年,具有丰硕的经验;此外在半导体系体例程装备所有供货商中,也只有应用材料公司可以或许供给铜导线构造的完全制程技巧,包含薄膜沉积.蚀刻.电化学电镀及化学机械研磨等.