具有n+浮空层的体电场降低LDMOS结构耐压分析

半　导　体　学　报

CHINESEJOURNALOFSEMICONDUCTORS

Vol.27　No.4

Apr.,2006

具有n浮空层的体电场降低LDMOS结构耐压分析

张　波󰂍　段宝兴　李肇基(电子科技大学IC设计中心,成都　610054)

+

3

摘要:针对薄外延横向功率集成技术的发展,提出一种降低体内电场REBULF(REducedBULkField)的新耐压技

术,并设计了一例具有n+浮空层的REBULFLDMOS新结构.新耐压机理是通过嵌入在高阻衬底中的n+浮空层的等电位调制作用,提高源端体内低电场而降低漏端体内高电场使纵向电场重新分配,同时使衬底耐压提高.借助二维数值分析,验证了满足REBULF的条件为n+层的位置与衬底浓度的乘积不大于1×1012cm-2;在保证低的比导通电阻条件下,新结构较传统LDMOS结构击穿电压可提高75%以上.

关键词:LDMOS;体电场;n+浮空层;击穿电压EEACC:21560R;2560B中图分类号:TN386　　　文献标识码:A　　　文章编号:025324177(2006)0420730205

1　引言

近年来,为了满足功率集成以及系统集成的需要,采用薄外延横向技术的可集成功率器件成为发展方向,典型高压横向器件为LDMOS(lateraldouble2diffusionMOS).薄外延高压横向器件中的横向耐压可以通过RESURF(reducedsurfacefield)及相应的技术解决,如具有埋层的RE2

[1][2,3]

SURF;漂移区VLD技术;通过表面形成p型

[4,5]-[6]

降场层;采用具有n表面VLD层的漂移区等.然而,器件的纵向耐压主要是通过穿通的pn结来承担,即为全耗尽的n-漂移区及部分耗尽的p-衬底耐压之和,当外延的漂移区为了满足隔离技术的需要逐渐向数微米及亚微米方向发展时[7],纵向耐压越来越成为决定器件击穿电压的主要因素,而具有几百微米厚的器件衬底就成为解决问题的关键,即通过采用新的结构使衬底承担几乎全部的纵向耐压.

本文为了进一步提高硅基薄外延(有源层)横向器件的纵向耐压,提出一种具有n+浮空层的体电场降低REBULF(REducedBUlkField)LDMOS新结构.这种结构通过在高阻衬底耗尽区中埋入一个等电位层,将漏端的高电场重新分配(提高源端附近体内电场,降低体内漏端电场),通过调整器件体内的击穿位置而提高纵向击穿电压;同时,浮空等位层

与高阻衬底形成的平行平面n+p-结耗尽后使漏端电位提升而进一步增加了器件耐压.

2　器件结构

图1为REBULFLDMOS结构示意图.它与传统RESURFLDMOS结构的不同在于,距离n-漂移区底部W处嵌入了一浓度很高(>1×1017cm-3)的n+层,高浓度的n+层为浮空等位层.当器件处于反向阻断状态并且漏端偏压Vd逐渐增大时,n-p-结的耗尽层在漏端处将向衬底扩展.当此耗尽层扩

图1　REBULFLDMOS结构剖面示意图

Fig.1　CrosssectionofREBULDLDMOSstructure

展到漏端的浮空等位层n+时,浮空等位层的等电势作用将漏端的高电势引向源端低场区,使D2结反

3模拟集成电路国家重点实验室和国家自然科学基金(批准号:60576052)资助项目󰂍通信作者.Email:zhangbo@uestc.edu.cn　2005208221收到,2005210219定稿

○c2006中国电子学会

第4期张　波等:　具有n+浮空层的体电场降低(REBULF)LDMOS结构耐压分析

731

偏后耗尽层又向源端扩展,这就将漏端的高电位引

向源端,使体内电场重新分配.同时浮空等位层与p-衬底形成的反偏平行平面结D3也在浮空等位层以下的衬底中形成耗尽区,这样又提升了漏端的电位,使得器件纵向耐压由漂移区全耗尽层、浮空等位层以上的衬底全耗尽区和以下的衬底部分耗尽区共同承担,纵向耐压较传统RESURFLDMOS结构提高.当没有n+浮空等位层时,纵向耐压只由反偏的D1结承担.

3　结果分析

图2(a)为REBULFLDMOS结构的等势线分布,与图2(b)传统RESURFLDMOS结构的比较可以看出,如同RESURF原理中将耗尽区扩展到整个漂移区(浓度为Nd)以降低源端表面高电场作用类似,通过n+浮空层的等电位作用,使漏端密集的等势线有一部分分配到了源端的低场区,将耗尽区扩展到REBULFLDMOS结构的源端,这样就降低了漏端体内高电场;并且n+浮空层与p-衬底(浓度为Nsub)所产生的理想平行平面结,进一步从纵向降低漏端体内高电场,这就是我们将之命名为体电场降低(REBULF)LDMOS的根据.图3所示的电场分布进一步证明了这个原理.(图2的仿真条件

为:REBULFLDMOS:Ts=2

μm;Ld=48μm;Nsub=510×1014cm-3;Nd=412×1015cm-3.RESURF

LDMOS:Ts=2

μm;Ld=36μm;Nsub=510×1014cm-3

;Nd=418×1015cm-3).

图3(a)为n-漂移区与p-衬底交界面的横向电场分布.虚线所示为传统RESURFLDMOS(以RESURFLDMOS(1)表示)结构的电场分布.从图中可以清晰看出,电场分布在漏端最大,满足RE2SURF优化的条件下,击穿发生在体内漏端处.如图3(a)所示的结构参数:击穿电压为286V;当采用埋层RESURF结构时(以RESURFLDMOS(2)表示),p型埋层的作用使电场分布在埋层与漂移区交界面处出现新的峰,使源端承受更大电场,器件击穿电压提高到331V,比导通电阻为6215mΩ;对于REBULFLDMOS结构,当漏端Vd加331V电压时,从图3(a)可以看出漏端的高电场并没有达到硅的体临界击穿电场,器件没有击穿,这就是REBULF的作用,而使漏端峰值电场达到临界击穿电场时的外加偏压高达642V,比导通电阻为7112mΩ.图3(b)为漏端纵向电场分布.可以看出,REBULFLDMOS结构在n+浮空层处出现新的电场峰,新电场峰降低了体内漏端的纵向电场,使器件耐压提高.图3(c)为源端纵向电场分布,较之于RESURFLDMOS(2)结构,REBURFLDMOS结构场的大小和分布区域明显增

大,这是耗尽区扩展的结果.

图2　LDMOS结构等势线分布　(a)REBULFLDMOS;(b)

RESURFLDMOS

Fig.2　PotentialdistributionofLDMOS　(a)RE2BULFLDMOS;(b)RESURFLDMOS

根据电荷守恒原理,满足一般RESURF(singleRESURF)条件可表示为:Nd×Ts󰂕1×1012cm-2,其中Nd,Ts分别为n-漂移区浓度和厚度.对于本文提出的REBULF原理,关键参数为W和Nsub(W表示n+层的位置;Nsub为衬底浓度).

根据电荷守恒定律,可以确定W和Nsub的关系:

N′d×Ts=Nsub×Wp

(1)Nd×Ts=Nsub×W

(2)式中　N′d,Wp分别表示传统LDMOS结构漂移区浓度和衬底耗尽区厚度;Nd表示REBULFLD2MOS结构漂移区浓度;Ts为漂移区厚度.

由于必须满足:W≤Wp,因此

N′d≤Nd

(3)　　由(1),(2),(3)式,n+

层位置可以通过下式确定:

W×Nsub≤1×1012cm

-2

(4)　　图4为REBULFLDMOS结构的W与击穿电压关系曲线.其中图4(a)为不同衬底浓度下的变化曲线;图4(b)为衬底浓度为510×1014cm-3时不同漂移区厚度的情况.从图中可以看出,当器件参数满

732

半　导　体　学　报第27卷

图3　电场分布　(a)n-漂移区与p-衬底结的横向电场;(b)漏端纵向电场;(c)源端纵向电场

Fig.3　Electricfielddistributions　(a)Lateralelectricfieldprofilesalongtheboundaryofn-driftregionandp-substrate;(b)Verticalelectricfieldprofilesaroundthedrain;(c)Verticalelectricfieldprofilesaroundthesource

足公式(4)时,器件有高的击穿电压.而当W大于

Wp时,击穿电压迅速下降,W与Nsub的乘积约为1×1012cm-2时为最优情况,击穿电压最高(其中各Nd为优化的值).

图5　器件参数与击穿电压关系曲线　(a)不同漂移区厚度;(b)不同衬底浓度(Nsub×W=1×1012cm-3)

图4　W与击穿电压关系曲线　(a)不同衬底浓度;(b)不同

漂移区厚度

Fig.5　Breakdownvoltageversusdeviceparametersatdifferentthicknessesofdriftregion(a)anddifferentsubstrateconcentrations(b)

Fig.4　BreakdownvoltageversusWatdifferentsub2strateconcentrations(a)anddifferentthicknessesofdriftregion(b)

图5为RESURFLDMOS(2)与REBULFLDMOS两种结构在不同漂移区厚度、不同衬底浓

度条件下的击穿电压比较.由于薄外延条件下器件

的纵向耐压主要通过衬底承担,因此图5(a)中的器件耐压随Ts增加而缓慢增加,图5(b)中的击穿电压随Nsub增加而急剧减小.同时,由于REBULFLDMOS结构的REBULF效应,其优化的击穿电压较传统RESURFLDMOS结构提高75%以上.

第4期张　波等:　具有n+浮空层的体电场降低(REBULF)LDMOS结构耐压分析

733

图6　漂移区长度与击穿电压关系曲线

Fig.6　Breakdownvoltageversusthelengthofdriftregion

图6为漂移区长度(Ld)与击穿电压的关系曲

线.可以看出,两种结构的击穿电压都随Ld的增大而趋于饱和.这是因为当Ld较小时,器件的击穿电压主要由横向耐压决定,Ld增大到一定值时则由纵向耐压决定,器件耐压随Ld变化达到饱和;REBULFLDMOS结构由于纵向耐压提高使得曲线饱和时的Ld大于RESURFLDMOS结构的饱和值,这也是采用新的衬底技术提高器件纵向耐压的目的所在.

通过n+浮空等位层提高LDMOS结构耐压的方法,与文献[8]的思想很类似,不同点在于本文是将n+浮空等位层埋于高阻衬底中,n+浮空层与高阻衬底p-形成的平行平面结D3提升了浮空层的电位,而文献[8]中n+层与高浓度衬底p+形成的n+p+

结钳位了反偏D2结的耐压,使文献[8]中的结构不能满足高耐压要求.

本文中的n+浮空等位层不仅将其以上的电场重新分配,耗尽区向源端的体内低场区扩展,同时由于采用高阻衬底,n+层与其以下的衬底耗尽区同时又将漏端的体电位提高而使击穿电压进一步增大.这种通过浮空等位层降低漏端体内电场的思想是一种新的终端技术,与RESURF降低表面电场的作用等同,两者同时使用可以解决薄有源层所需高耐压的问题.REBULF技术可直接用于具有高阻衬底且衬底承担纵向耐压的器件结构中,如用于具有埋空隙的APSOI结构[9]、具有p型埋层的BPSOI结构[10]

与具有n2buffer层的superjunctionLD2

MOST结构[11]等.具有n+

2floating的REBULF结构与一般的硅栅CMOS工艺兼容,只是在材料的制备中有以下关键技术:p型材料衬底2n+2floating层的离子注入并退火2外延W厚的p型层2硼离子注入形成p2type埋层并起到防止低压区的穿通2外延Ts厚的n型层形成工作区.

4　结论

本文提出了一种降低横向高压器件体电场的新

耐压技术———REBULF技术,这种技术不同于传统的表面终端技术之处在于通过嵌入高阻衬底的n+等电势层,使体内电场重新分配,漏端体电场降低,源端体电场增加,同时提高衬底耐压.所设计的RE2BULFLDMOS结构是一种实现薄有源层高耐压的新结构.在优化的情况下,满足REBULF的条件为:n+层的位置与衬底浓度的乘积不大于1×1012

cm-2

.在保证低的比导通电阻条件下,REBULFLDMOS的击穿电压比传统LDMOS结构提高75%以上,为解决HVIC和PIC技术中所需的薄有源层高耐压器件提供了一种新的设计思路.参考文献

[1]　StuppEH,ColakS,NiJ.Lowspecificon2resistance400V

LDMOST.IEDMDig,1981:426

[2]　StenglR,GoseleU,FellingerC,etal.Variationoflateral

dopingasafieldterminatorforhigh2voltagepowerdevices.IEEETransElectronDevices,1986,33:426

[3]　LaiTML,SinJKO,WangM,etal.Implementationoflin2

eardopingprofileforhighvoltagethin2filmSOIdevice.Proc7thIntSympPowerSemiconductorDevicesandICs,

1995:315

[4]　HossainZ,ImamM,FultonJ,etal.Double2RESURF700V

N2channelLDMOSwithbest2in2classon2resistance.ProcIntISPSDConf,2002:137

[5]　DeSouzaMM,SankaraNarayananEM.DoubleRESURF

technologyforHVICs.ElectronLett,1996,32(12):1092

[6]　HeJin,ZhangXing,WangYangyuan.Linearlyvaryingsur2

face2implantedn-layerusedforimprovingtrade2offbe2tweenbreakdownvoltageandon2resistanceofRESURFLD2MOStransistor.Solid2StateElectron,2001,32:969

[7]　StarkeTKH,HollandPM,HussainS,etal.Highlyeffec2

tivejunctionisolationstructureforPICsbasedonstandardCMOSprocess.IEEETransElectronDevices,2004,51:1178

[8]　KhemkaV,ParthasarathyV,ZhuRonghua,etal.Afloating

RESURF(FRESURF)LD2MOSFETdeviceconcept.IEEEElectronDeviceLett,2003,24(10):664

[9]　DuanBaoxing,ZhangBo,LiZhaoji.Breakdownvoltagea2

nalysisforburiedairPSOIstructure.ChineseJournalofSemiconductors,2005,26(9):1818(inChinese)[段宝兴,张

波,李肇基.埋空隙PSOI结构的耐压分析.半导体学报,

2005,26(9):1818]

[10]　DuanBaoxing,ZhangBo,LiZhaoji.Breakdownvoltagea2

nalysisforPSOIstructurewithp2typeburiedlayer.ChineseJournalofSemiconductors,2005,26(11):2149(inChinese)[段宝兴,张波,李肇基.具有p型埋层PSOI结构的耐压分

析.半导体学报,2005,26(11):2149]

[11]　ParkIY,SalamaCAT.COMOScompatiblesuperjunction

LDMOSTwithn2bufferlayer.Proc17thIntSympPower

SemiconductorDevicesandICs,2005:163

734

半　导　体　学　报第27卷

BreakdownVoltageAnalysisofaREBULFLDMOSStructure

withann+2FloatingLayer3

ZhangBo󰂍,DuanBaoxing,andLiZhaoji

(ICDesignCenter,UniversityofElectronicScience&Technology,Chengdu　610054,China)

Abstract:AnovelREBULF(reducedbulkfield)conceptisproposedforthedevelopmentofasmartpowerintegratedcircuit

withathinepitaxylayer,andanewREBULFLDMOSdevicestructureisdesignedwithann+2floatinglayerembeddedinthehigh2resistancesubstrate.Themechanismoftheimprovedbreakdowncharacteristicsisthatahighelectricfieldaroundthedrainisreducedbyan+2floatinglayer,whichcausestheredistributionofthebulkelectricfieldinthedriftregion,andthesubstratesupportsmorebiases.ThecriticalconditionoftheREBULF,whichisanalyzedandvalidatedbya2DMEDICIsim2ulator,isthattheproductofthelocationofthen+2floatinglayerandthesubstratedopingcannotexceed1×1012cm-2.ThebreakdownvoltageoftheREBULFLDMOSis75%greaterthanthatofaRESURFLDMOS.Keywords:LDMOS;bulkelectricfield;n+2floatinglayer;breakdownvoltageEEACC:21560R;2560B

ArticleID:025324177(2006)0420730205

3ProjectsupportedbytheNationalKeyLaboratoryofAnalogIC’sandtheNationalNaturalScienceFoundationofChina(No.60576052)󰂍Correspondingauthor.Email:zhangbo@uestc.edu.cn

　Received21August2005,revisedmanuscriptreceived19October2005○c2006ChineseInstituteofElectronics