*CN103329259A*
(10)申请公布号(10)申请公布号 CN 103329259 A(43)申请公布日 2013.09.25
(12)发明专利申请
(21)申请号 201280006199.8(22)申请日 2012.01.16(30)优先权数据
61/436,530 2011.01.26 US(85)PCT申请进入国家阶段日 2013.07.23
(86)PCT申请的申请数据
PCT/US2012/021451 2012.01.16(87)PCT申请的公布数据
WO2012/102892 EN 2012.08.02(71)申请人应用材料公司
地址美国加利福尼亚州(72)发明人马修·斯科特·罗杰斯
(74)专利代理机构北京律诚同业知识产权代理
有限公司 11006
代理人徐金国 赵静
(51)Int.Cl.
H01L 21/8247(2006.01)H01L 27/115(2006.01)H01L 21/318(2006.01)
权利要求书1页 说明书4页 附图3页权利要求书1页 说明书4页 附图3页
(54)发明名称
氮化硅与氮氧化硅的等离子体处理(57)摘要
本发明公开一种形成半导体器件的方法。层间介电质(inter-poly dielectric;IPD)层叠的氮层是使用硅烷与氮等离子体沉积而产生氮化物层，所述氮化物层在所述层整个厚度上皆受到等离子体处理。除了氮化所述层叠的底部氮化物层之外，也氮化中间的氮化物层。在氮等离子体中由硅烷沉积硅可以通过使用高密度等离子体、ALD或远程等离子体工艺完成。在沉积期间可使用升高的温度以减少沉积层中残余的氢。CN 103329259 ACN 103329259 A
权 利 要 求 书
1/1页
1.一种形成器件的方法，所述方法包括以下步骤：将第一多晶硅层形成在衬底的热氧化物层上；
使用等离子体氮化工艺将所述多晶硅层氮化以形成氮化的多晶硅层；将氮化物层形成在所述氮化的多晶硅层之上；形成所述氮化物层的同时，在热工艺或等离子体工艺中从所述氮化物层移除氢；以及将第二多晶硅层形成在所述衬底上。2.如权利要求1所述的方法，其中所述氮化物层是氮化硅层。3.如权利要求1所述的方法，其中所述氮化物层是氮氧化硅层。4.如权利要求1所述的方法，所述方法进一步包含以下步骤：以含氮等离子体处理所述氮化物层。
5.如权利要求1所述的方法，其中所述热工艺或等离子体工艺包含以下步骤：将所述衬底暴露到活性物种，同时在所述衬底上执行快速热工艺。
6.如权利要求5所述的方法，其中所述快速热工艺包含以下步骤：以至少约200℃/s的速度将所述衬底加热到至少约600℃的温度。
7.一种防止电容性器件中电子泄露的方法，所述方法包含以下步骤：形成所述电容性器件的中间氮化物层；以及通过将所述中间氮化物层暴露至等离子体，而从所述电容性器件的所述中间氮化物层移除氢。
8.如权利要求7所述的方法，其中在形成所述中间氮化物层之后，所述中间氮化物层暴露到所述等离子体。
9.如权利要求8所述的方法，其中所述等离子体是远程等离子体。10.如权利要求8所述的方法，其中从所述中间氮化物层移除氢包含以下步骤：在惰气等离子体存在下，将所述中间氮化物层暴露到含氮气体。
11.如权利要求10所述的方法，其中所述惰气等离子体是远程等离子体。12.如权利要求8所述的方法，其中在所述中间氮化物层暴露到所述等离子体期间，所述中间氮化物层经受快速热工艺。
13.一种形成浮置栅极器件的方法，所述方法包含以下步骤：将第一多晶硅层形成在衬底的热氧化物层上；通过将所述多晶硅层暴露到等离子体工艺，氮化所述多晶硅层而形成氮化物层；在氮化所述多晶硅层的同时，使所述衬底经受快速热工艺；以及将第二多晶硅层形成在所述氮化物层上。14.如权利要求13所述的方法，其中在所述快速热工艺期间所述衬底被加热到至少约600℃的温度。
15.如权利要求14所述的方法，其中所述等离子体工艺是远程等离子体工艺。16.如权利要求14所述的方法，其中所述等离子体工艺包含以下步骤：远程活化惰气且将远程活化的所述惰气与含氮气体在含有所述衬底的处理腔室中混合。
2
CN 103329259 A
说 明 书
氮化硅与氮氧化硅的等离子体处理
1/4页
发明领域
本文公开的实施例涉及制造半导体器件。更具体地说，公开栅极结构与形成方法
以用于逻辑器件及存储器件。[0002] 相关技术的描述
[0003] 与非(NAND)闪存器件和其他闪存器件特别依赖层间介电质（inter-poly dielectric;IPD）层叠以用于保存数据，所述层叠包含氧化物与氮化物层。当器件规模已超越45nm节点，由于例如浮置栅极NAND器件中数据泄露的原因，IPD层叠的工程已逐渐使世人的注意力聚集。浮置栅极NAND器件一般包括具有交替的氮化物/氧化物层的层叠的浮置栅极，所述层叠形成于所述器件上。所述层一般是共形式形成于器件表面之上，且氮化的多晶硅层接触栅极氧化物层。[0004] 氢可以填隙式（interstitially）或通过键结的方式结合至氮化物基体（matrix）中。单独使用加热不容易让氢氮键（4eV）或氢硅键（3.29eV）断裂，所以当后沉积的氮化物退火可从基体驱除填隙的氢时，将无法断裂氢键。然而，历经器件的自然寿命与循环，这些氢键中的一些氢键将会断裂且留下非期望的捕集阱（trap）。此造成通过氮化物的泄露增加，以及在膜层叠中其它处的非期望的氢结合，从而在器件几何形状缩小时呈现日益增加的挑战。在较小的几何形状中，沉积的氮化物厚度受器件的物理尺度限制，而得以增加通过IPD以及沿着IPD的泄露，尤其是增加通过氮化物的泄露。
[0005] 使用DPN与RPN的后氮化物沉积膜处理已显示能改善沉积的氮化物的湿蚀刻速度，此氮化物的湿蚀刻速度的改善超过由单纯热退火所能发生的改善。然而，由于紧密的
[0001]
改善的最大深度低于Si3N4基体的缘故，一般认为，类似SiO2的致密化，由于在离子与
自由基扩散通过膜期间键结断裂及重新排列的缘故，Si3N4得以改善。然而，Si3N4的坚固本质作用如对于大分子（诸如O2与N2）的自然屏障，局部等离子体中主要的离子物种大体上是O2+与N2+。因此，仅有顶部部分
在沉积后完全受到处理。较深的部分仍会改善，此
是由于热处理也发生在RPN的情况中的缘故，但在两个工艺必要条件(regime)之间观察到WER中有剧烈改变。因此，需要一种形成具有卓越WER的氮化物膜的方法。[0006] 发明概述[0007] 本文描述的实施例提供一种形成器件的方法，包括通过热处理或等离子体处理在整个层厚度上处理至少一个氮化物层。将第一多晶硅层形成在衬底的热氧化物层上，且使用等离子体氮化工艺将所述第一多晶硅层氮化。使用CVD工艺将氮化物层形成在多晶硅层之上。当氮化物层形成时，在热工艺或等离子体工艺中从氮化物层移除氢。还将第二多晶硅层形成在衬底上。氧化物层一般分隔器件的所述氮化物层。[0008] 附图简要说明[0009] 通过参考实施例（一些实施例图示于附图中），可获得于上文中简要总结的本发明的更特定的说明，而能详细理解于上文记载的本发明的特征结构。然而应注意附图仅说明此发明的典型实施例，且因而不应将所述附图视为限制本发明的范围，因为本发明可容许其它等效实施例。
3
CN 103329259 A[0010]
说 明 书
2/4页
图1是根据一个实施例的器件的剖面图。
[0011] 图2是图表，所述图表显示受到不同处理的氮化物层的湿蚀刻速度的相对减少。[0012] 图3是图表，所述图表显示氢浓度为已沉积及受处理的氮化物层的厚度的函数。[0013] 图4是图表，所述图表显示氢浓度为用于不同工艺所处理的层的时间的函数。[0014] 为了助于理解，如可能则使用相同元件符号指定各图共同的相同元件。应考虑一个实施例中所公开的元件可有利地结合其它实施例而无须详细记载。[0015] 具体描述[0016] 本文描述的实施例提供形成半导体器件的方法，所述半导体器件可以是逻辑器件或存储器件。一些实施例中，所述器件是NAND器件，诸如浮置栅极NAND器件。
[0017] 用于浮置栅极NAND器件的数据保存在先进的节点上呈现与日俱增的挑战。相邻的浮置栅极之间沿着字符线的泄露能通过连续IPD且被氮化物中的捕集阱恶化。已显示抑制位线至位线的电荷损失是与浮置栅极之间IPD层叠中的底部氮化物的移除相关。此举可在一个步骤中通过相对场氧化物选择性氮化浮置栅极多晶硅完成，或者是在多个步骤中完成，此多个步骤为传统式氮化多晶硅以及场氧化物，之后是原位蒸气生成（in-situ steam generation;ISSG)或高温氧化物沉积（high temperature oxide;HTO）加上借助等离子体处理的氧化物致密化。认为改善的数据保存是源自于Si3N4转换成SiOxNy，所述SiOxNy具有较低的捕集阱密度与更高的能带偏移，因为没有底部氮化物留在浮置栅极之间。[0018] IPD工程中另一项技术是薄膜致密化处理。最一般的是，沉积的氧化物是通过等离子体氧化处理，以改善膜的电质量。这一般是指氧化物致密化或等离子体处理。薄层也可导致沿着层叠的中间氮化物层的替代泄露路径。认为横越底部氧化物且进入IPD中间氮化物层的捕集阱辅助的电子的热离子发射建立了相邻浮置栅极之间的额外泄露路径。因为IPD层叠的几何形状的缘故，与用于IPD中底部氮化物相同的、用以消除浮置栅极之间的氮化物的方法不可用于中间氮化物。
[0019] 图1是根据一个实施例的器件100的剖面图。通过使用诸如RTP的热工艺，热氧化物层104（可以是隧道氧化物层）形成在衬底102上，所述衬底102可以是硅衬底。使用CVD工艺形成硅层106，所述硅层106可以受到掺杂，而所述CVD工艺可以是等离子体增强式。硅层106可以在约
厚与约
厚之间，例如约
厚。在沉积期间硅
层106可以受到氮化，此是通过从硅烷前驱物沉积硅期间建立氮等离子体而达成。可使用高密度的等离子体工艺形成氮等离子体同时将硅烷气体流进腔室以供沉积，所述高密度的等离子体工艺中提供氮前驱物（诸如氮气或氨气）至感应耦合等离子体腔室。或者，可使用ALD工艺，所述ALD工艺是在硅烷与氨之间交替，在每一循环具有或不具有等离子体。最后，可使用远程等离子体工艺形成氮等离子体，所述氮等离子体与硅烷流入沉积腔室，或者可使用所述远程等离子体工艺形成惰气等离子体，所述惰气等离子体与包含硅烷及含氮化合物的气体混合物流入沉积腔室。[0020] 一些实施例中，硅层106也可在沉积后例如通过使用DPN工艺而氮化。沉积期间的氮化可导致在层整个厚度上有完全氮化的层，而沉积后的氮化可造成在硅层106之上的高达约
厚的氮化层。图1所示的实施例中，沉积后硅层106受到氮化而提供在硅层
厚（或更薄）的薄氮化
106之上的表面氮化物层114。通过沉积后的等离子体处理，约
4
CN 103329259 A
说 明 书
3/4页
物层可在所述层整个厚度上受到处理。[0021] 相对于沉积温度，可将温度保持在恒定、增加或减少，此取决于施加至硅层106的工艺气体中的活化程度。一般的氮化物沉积工艺是在高于约600℃的温度下执行，诸如介于约700℃与约1000℃之间，例如约850℃。处理工艺的压力一般是在约1Torr至10Torr之间，而工艺执行约1分钟至4分钟，例如2分钟。[0022] 一般的远程等离子体工艺中，氮气与氨气的混合物流进含有衬底的处理腔室。在所有的前述氮化与等离子体处理工艺中，可使用氮气、氨气、联氨及/或氮的氧化物作为含氮化合物。诸如氮离子与氮自由基之类的活性氮物种一般是用于增加层的氮含量或是添加氮至所述层，且从所述层移除氢。若需要，则诸如氩与氦之类的惰性物种可纳入气体混合物以增加等离子体密度。整体气体混合物可在远程腔室中受活化，或者所述惰性物种可受到活化且之后与含氮化合物混合。[0023] 可通过CVD方法（可以是等离子体增强式）将氧化物层108形成于硅层106的表面氮化物层114之上。氧化物层108可以在沉积之后暴露到氧等离子体以致密化层108。沉积氮化物层110且使用等离子体CVD方法处理所述层110以在整个沉积层的厚度上完成等离子体处理，所述等离子体CVD方法的特征在于氮等离子体。氮化物层110可具有约与约
（例如约
）之间的厚度。可以使用类似于前述的方法沉积第二氧化物
层112，在氧等离子体下致密化第二氧化物层112，且随后使用DPN工艺表面氮化第二氧化物层112以完成IPD层叠。DPN工艺产生在第二氧化物层112上的表面氮化物层116。随后通过CVD形成具有约
与约
之间的厚度（例如约
）的硅层118且通
过RTP工艺将所述硅层118退火。使用与氮化结合的RTP工艺减少氮扩散进入相邻层的倾
向。
[0024] 在RTP工艺的一个实施例中，以约200℃/s或更高（例如约400℃/s）的速度将衬底加热到介于约700℃与约1100℃之间的温度，例如约800℃与约1000℃之间的温度，例如约850℃。将温度维持低于约10秒的历时，诸如低于约5秒，例如约1秒，且随后以约200℃/s或更高（例如约400℃/s）的速度冷却衬底至最终温度，所述最终温度可以是周围温度。工艺是在如前所述的活化气体或等离子体存在下执行。[0025] 图2是图表200，所述图表显示不同氮化处理之后氮化物层的湿蚀刻速度的相对减少。所述图表显示，在高温下执行的RTP等离子体处理工艺相对于单纯热退火202比低温DPN工艺204相对于单纯热退火202更造成湿蚀刻速度206较大幅度地减少。使用RTP等离子体工艺使湿蚀刻速度减少高达约35%。[0026] 图3是图表，所述图表显示类似地受到处理的层的氢含量，及氢含量与湿蚀刻速度的相关性。RTP处理的层的氢含量相较于刚沉积的氮化物显示为减少高达约60%。沉积的氮化物层的氢含量的减少会减少随氢从氮化物基体断裂离去而形成的电子捕集阱机会。[0027] 图4是图表，所述图表显示对于以不同工艺处理的层而言氢含量为时间函数。所述图表指出，相较于在类似温度下不使用等离子体处理的层的氢浓度，使用活性物种（在此实例中为远程等离子体）处理的层的氢浓度较低且在时间上较稳定。以活性物种处理的层的减少的氢含量减少随时间流逝电子泄露进入层且穿过层的机会。
[0028]
如前所述，沉积后可处理沉积层高达约
5
的厚度。根据上述的任一工艺，通
CN 103329259 A
说 明 书
4/4页
过将沉积层暴露到含活性物种（诸如等离子体）的气体，可因此处理
[0029]
厚或更薄的沉积
层，且所述处理遍及所述沉积层的整个厚度。也可通过热工艺形成活性物种。
虽然前述内容是涉及本发明的实施例，但可不背离本发明的基本范围而设计其它及进一步的本发明实施例。
6
CN 103329259 A
说 明 书 附 图
1/3页
图1
7
CN 103329259 A
说 明 书 附 图
2/3页
图2
图3
8
CN 103329259 A
说 明 书 附 图
3/3页
图4
9
因篇幅问题不能全部显示，请点此查看更多更全内容