科目期末试卷A（有答案）
一、选择题
1、假设寄存器R中的数值为200，主存地址为200和300的地址单元中存放的内容分别是300和400，则（ ）访问到的操作数为200。 I.直接寻址200
Ⅱ.寄存器间接寻址（R） Ⅲ.存储器间接寻址（200） Ⅳ.寄存器寻址R
A.I、IⅣ B.Ⅱ、Ⅲ C.Ⅲ、IV D.只有Ⅳ 2、下列关于一地址指令的说法正确的是（ ）。 A.只有一个操作数
B.一定有两个操作数，其中一个是隐含的，完成功能（A）OP（ACC） C.如果有两个操作数，则两个操作数相同，完成功能（A）OP（A） D.可能有两个操作数，也可能只有一个操作数
3、关于浮点数在IEEE754标准中的规定，下列说法中错误的是（ ）。 I.浮点数可以表示正无穷大和负无穷大两个值 Ⅱ.如果需要，也允许使用非格式化的浮点数 Ⅲ.对任何形式的浮点数都要求使用隐藏位技术
IⅣ.对32位浮点数的阶码采用了偏移值为l27的移码表示，尾数用原码表示
4、一个C语言程序在一台32位机器上运行，程序中定义了3个变量x、y、z，其中x和z是int型，y为short型。当x=127，y=-9时，执行赋值语句z=xty后，x、y、z的值分别是（ ）。
A.x=0000007FH，y=FFF9H，z=00000076H B.x=0000007FH，y=FFF9H，z=FFFFO076H C.X=0000007FH，y-FFF7H，z=FFFF0076H D.X=0000007FH，y=FFF7H，z=00000076H
5、在原码两位乘中，符号位单独处理，参加操作的数是（ ）。 A.原码 B.绝对值的补码 C.补码 D.绝对值 6、下述说法中正确的是（ ）。
I.半导体RAM信息可读可写，且断电后仍能保持记忆
Ⅱ.动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的 Ⅲ.半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的 IV.半导体RAM是非易失性的RAM
A.I、Ⅲ B.只有Ⅲ C.Ⅱ、IV D.全错
7、地址线A15~A0（低），若选取用16K×1位存储芯片构成64KB存储器，则应由地址码（ ）译码产生片选信号。
A.A15，A14 B.A0，Al C.A14，A13 D.A1，A2 8、计算机（ ）负责指令译码。
A.算术逻辑单元B.控制单元（或者操作码译码器）C.存储器电路D.输入/输出译码电路 9、将高级语言源程序转换为机器目标代码文件的程序是（ ）。 A.汇编程序 B.链接程序 C.编译程序 D.解释程序
10、下列有关总线定时的叙述中，错误的是（ ）。 A.异步通信方式中，全互锁协议最慢 B.异步通信方式中，非互锁协议的可靠性最差 C.同步通信方式中，同步时钟信号可由各设备提供 D.半同步通信方式中，握手信号的采样由同步时钟控制
11、某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输率（总线带宽）是（ ）。
A.132MB/s B.264MB/s C.528MB/s D.1056MB/s 12、下列部件中不属于执行部件的是（ ）。 A.控制器 B.存储器 C.运算器 D.外部设备
13、在无转发机制的五段基本流水线（取指、译码/读寄存器、运算、访存、写回寄存器）中，下列指令序列存在数据冒险的指令对是（ ）。 I1：addR1，R2，R3；（R2）+（R3）→R1 I2：addR5，R2，R4；（R2）+（R4）→R5 I3：addR4，R5，R3；（R5）+（R3）→R4 I4：addR5，R2，R6；（R2）+（R6）→R5
A.I1和I2 B.I2和I3 C.I2和14 D.I3和14
14、某磁盘的转速为10 000r/min，平均寻道时间是6ms，磁盘传输速率是20MB/s，磁盘控制器延迟为0.2ms，读取一个4KB的扇区所需平均时间约为（ ）。 A.9ms B.9.4ms C.12ms D.12.4ms
15、异常是指令执行过程中在处理器内部发生的特殊事件，中断是来自处理器外部的请求事件。下列关于中断或异常情况的叙述中，错误的是（ ）。 A.“访存时缺页”属于中断 B.“整数除以0”属于异常 C.“DMA传送结束”属于中断 D.“存储保护错”属于异常
二、填空题
16、主存储器的性能指标主要是存储容量、存取时间、_______和_______ 17、按照总线仲裁电路的位置不同，可分为________仲裁和________仲裁。
18、奔腾CPU中L2级cache的内容是_______的子集，而_______内容又是L2级cache的子集。
19、总线同步定时协议中，事件出现在总线的时刻由________信号确定，总线周期的长度是________的。
20、移码表示法主要用于表示浮点数的_______码，以利于比较两个_______数的大小和进行操作。
21、通道是一个特殊功能的______，它有自己的______专门负责数据输入输出的传输控制。 22、中断处理需要有中断________。中断________产生，中断________等硬件支持。 23、·计算机硬件包括_________、_________、_________适配器，输入/输出设备。 24、闪速存储器特别适合于_______微型计算机系统，被誉为_______而成为代替磁盘的一种理想工具。
25、一位十进制数，用BCD码表示需______位二进制码，用ASCII码表示需______位二进制码。
三、名词解释题
26、带宽：
27、消息传输方式：
28、字长：
29、归零制RZ：
四、简答题
30、试比较同步控制、异步控制和联合控制的区别。
31、什么是串行总线？什么是并行总线？试比较它们的应用场合。
32、在什么条件下，I/0设备可以向CPU提出中断请求？
33、什么是指令字长、机器字长和存储字长？
五、计算题
34、将下列十进制数表示成浮点规格化数，阶码4位（包含一位阶符），分别用补码和移码表示；尾数9位（包含一位数符），用补码表示。
1）27/64。 2）-27/64。
35、设有一个1MB容量的存储器，字长为32位，问：
1）若按字节编址，地址寄存器、数据寄存器各为几位？编址范围为多大？
2）若按半字编址，地址寄存器、数据寄存器各为几位？编址范围为多大？ 3）若按字编址，地址寄存器、数据寄存器各为儿位？编址范围为多大？
36、某总线时钟频率为100MHz，在一个64位总线中，总线数据传输的周期是10个时，钟周期传输25个字的数据块，试问： 1）总线的数据传输率是多少？
2）如果不改变数据块的大小，而是将时钟频率减半，这时总线的数据传输率是多少？
六、综合题
37、用16K×16位的SRAM芯片构成64K×32位的存储器。要求画出该存储器的组成逻辑框图。
38、某指令系统字长12位，地址码取3位，试提出一种方案，使该系统有4条三地址指令、8条二地址指令、150条一地址指令。列出操作码的扩展形式并计算操作码的平均长度。
39、某程序中有如下循环代码段p：“for（int i= 0；i < N；i++）
sum+=A[i]；”。假设编译时变量sum和i分别分配在寄存器R1和R2中。常量N在
寄存器R6中，数组A的首地址在寄存器R3中。程序段P起始地址为0804 8100H，对应的汇编代码和机器代码见下表。
执行上述代码的计算机M采用32位定长指令字，其中分支指令bne采用如下格式：
OP为操作码：Rs和Rd为寄存器编号：OFFSET为偏移量，用补码表示。请回答下列问题，并说明理由。
1）M的存储器编址单位是什么？
2）已知sll指令实现左移功能，数组A中每个元素占多少位？
3）表中bne指令的OFFSET字段的值是多少？已知bne指令采用相对寻址方式，当前，PC内容为bne指令地址，通过分析题表中指令地址和bne指令内容，推断出bne指令的转移目标地址计算公式。
4）若M采用如下“按序发射、按序完成”的5级指令流水线：IF（取指）、ID（译码及取数）、EXE（执行）、MEM（访存）、WB（写回寄存器），且硬件不采取任何转发措施，分支指令的执行均引起3个时钟周期的阻塞，则P中哪些指令的执行会由于数据相关而发生流水线阻塞？哪条指令的执行会发生控制冒险？为什么指令1的执行不会因为与指令5的数据相关而发生阻塞？
参考答案
一、选择题
1、D 2、D 3、C 4、D 5、B 6、D 7、A 8、B 9、C 10、C 11、C 12、A 13、B 14、B 15、A
二、填空题
16、存储周期 存储器带宽 17、集中式 分布式
18、主存 L1级cache 19、总线时钟 固定 20、阶码 指 对阶 21、处理器 指令和程序 22、优先级仲裁 向量 控制逻辑 23、运算器 存储器 控制器 24、便携式 固态盘 25、4 7
三、名词解释题
26、带宽：
存储器在连续访问时的数据吞吐率。 27、消息传输方式：
总线的信息传输方式之一，将总线需要传送的数据信息、地址信息，和控制信息等组合成一个固定的数据结构以猝发方式进行传输。 28、字长：
一个数据字中包含的位数，反应了计算机并行计算的能力。一般为8位、16位、32位或64位。
29、归零制RZ：
一种磁盘信息记录方式，正脉冲表示1，负脉冲表示0，在记录下一个信息之前记录电流要恢复到零电流。
四、简答题
30、答：同步控制方式：任何一条指令或指令中任何一个微操作的执行都是事先确定的，并且都是受统基准时标的时序信号所控制的方式。异步控制方式：不存在基准时标信号，没有固定的周期节拍和严格的时钟同步，执行每条指令和每个操作需要多少时间就占用多少时间。联合控制方式：是前两者的相结合。对各种不同指令的微操作实行大部分统一，小部分区分对待的方法。
31、答：采用一条数据线进行传输的称为串行总线；并行总线采用多条线路进行传输数据；串行总线使用于较长的距离传输；并行总线适用于距离较短的高速传输；
32、答：I/0设备向CPU提出中断请求的条件是：I/0接口中的设备工作完成状态为1（D=1），中断屏蔽码为0（MASK=0），且CPU查询中断时，中断请求触发器状态为1（INTR=1）。
33、答：机器字长：CPU一次能处理数据的位数，通常与CPU的寄存器位数有关。
五、计算题
34、解析
1）27/64=0.011011=0.11011×2-1
当补码和尾数都采用补码表示时：1，111：0.11011000。 阶码采用移码、尾数采用补码表示时：0.11l：0.11011000。 2）-27/64=1.011011=1.11011×2-1
当补码和尾数都采用补码表示时：1，11l；1.00101000。 阶码采用移码、尾数采用补码表示时：0.1l1：l.00101000。
35、解析：字长为32位，若按半字编址，则每个存储单元存放16位；若按字编址，则每个存储单元存放32位。
1）若按字节编址，1MB=220×8bit，地址寄存器为20位，数据寄存器为8位，编址范围为00000H~FFFFFH。
2）若按半字编址，1MB=20×8bit=219×16bit，地址寄存器为19位，数据寄存器为16位，编址范围为00000H~7FFFFH。
3）若按字编址，1MB=20×8bit=218×32bit，地址寄存器为18位，数据寄存器为32位，编址范围为00000H~3FFFFH。
归纳总结：主存容量确定后，编址单位越大，对应的存储单元数量就越少。因此，随着编址单位的变大，地址寄存器的位数减少，数据寄存器的位数增加。其实这个可以这么来理解，医院需要放置1000个床位，每个房间放的床位多了，需要的房间自然就少了。
36、解析：
1）根据时钟频率为100MHz，可以计算出时钟周期为10-8s，则一个总线传输周期为10-7s，也就是说，10-7s可以传送64×25bit的信息，即200B。故总线的数据传输率为200B/10-7s =2000MB/s
2）如果将时钟频率减半，可以计算出时钟周期为2×10-8s，则一个总线传输周期为2×10-7s，也就是说，2×10-7s可以传送200B的信息，故总线的数据传输率为 200B/2×10-7s =1000MB/s
六、综合题
37、解析：所需芯片总数（64K×32）/（16K×16）=8片，因此存储器可分为4个模块（图中用椭圆标示出来了），每个模块16K×32位，各模块通过A15、A14进行2-4译码
38、解析：
以上答案不唯一，只要满足不包含就行，即没有前缀码。这个和数据结构中的赫夫曼树的编码是很类似的。
操作码的平均长度=（3×4+6×8+9×150）/162=8.7
39、解答：该题为计算机组成原理科目的综合题型，涉及指令系统、存储管理以及CPU三个部分内容，考生应注意各章节内容之间的联系，才能更好的把握当前考试的趋势。
1）已知计算机M采用32位定长指令字，即一条指令占4B，观察表中各指令的地址可知，每条指令的地址差为4个地址单位，即4个地址单位代表4B，一个地址单位就代表了1B，所以该计算机是按字节编址的。
2）在二进制中某数左移两位相当于以乘四，由该条件可知，数组间的数据间隔为4个地址单位，而计算机按字节编址，所以数组A中每个元素占4B。
3）由表可知，bne指令的机器代码为1446FFFAH，根据题目给出的指令格式，后2B的内容为OFFSET字段，所以该指令的OFFSET字段为FFFAH，用补码表示，值为-6.当系统执行到bne指令时，PC自动加4，PC的内容就为08048118H，而跳转的目标是08048100H，两者相差了18H，即24个单位的地址间隔，所以偏移址的一位即是真实跳转地址的-24/（-6）=4位。可知bne指令的转移目标地址计算公式为（PC）+4+OFFSET*4。
4）由于数据相关而发生阻塞的指令为第2、3、4、6条，因为第2、3、4、6条指令都与各自前一条指令发生数据相关。第6条指令会发生控制冒险。当前循环的第五条指令与下次循环的第一条指令虽然有数据相关，但由于第6条指令后有3个时钟周期的阻塞，因而消除了该数据相关。
因篇幅问题不能全部显示，请点此查看更多更全内容