调频广播监测设备混频电路的CPLD设计

Ｃａｓｅｓ　ｏｆ　Ａｐｐｌｉｃａｔｉｏｎ　调频广播监测设备混频电路的ＣＰＬＤ设计　马秀飞　，焦　杰　，李海滨。，邹德旋　（１．江苏师范大学电气工程及自动化学院，江苏徐州２２１１１６；２．吉林省广播电视研究所，　吉林长春１３００４１；３．吉林省六六一台，吉林长春１３０１１９）　摘要：收测固定频率的节目信号和全频段频谱扫描是无线调频广播监测工作的主要内容，在实际工作中，这两种功能的实现　通常分别使用广播接收监测板卡和频谱监测板卡两种不同的设备。根据这两种不同设备高频接收混频电路的共性与差异，介　绍了一种以ＣＰＬＤ为核心，具有两种监测功能的电路，可以根据实际应用的需要设置成为其中任意一个工作模式。这种设计方　法具有电路简单、成本低、使用灵活的优点。该电路经过在广播电视监测设备中的实际应用，取得了良好的效果。　关键词：下变频器；ＣＰＬＤ；锁相环　中图分类号：ＴＰ３７　文献标识码：Ａ　ＤＯＩ：１０．１９３５８／ｊ．ｉｓｓｎ．１６７４—７７２０．２０１７．叭．０２８　引用格式：马秀飞，焦杰，李海滨，等．调频广播监测设备混频电路的ＣＰＬＤ设计［Ｊ］．微型机与应用，２０１７，３６（１）：９３—９６．　ＣＰＬＤ　ｄｅｓｉｇｎ　ｏｆ　ｄｏｗｎ　ｃｏｎｖｅｒｔｅｒ　ｆｏｒ　ＦＭ　ｂｒｏａｄｃａｓｔｉｎｇ　ｍｏｎｉｔｏｒｉｎｇ　ｅｑｕｉｐｍｅｎｔ　Ｍａ　Ｘｉｕｆｅｉ　，Ｊｉａｏ　Ｊｉｅ　，Ｌｉ　Ｈａｉｂｉｎ　，Ｚｏｕ　Ｄｅｘｕａｎ　（１．Ｓｃｈｏｏｌ　ｏｆ　Ｅｌｅｃｔｒｉｃａｌ　Ｅｎｇｉｎｅｅｒｉｎｇ＆Ａｕｔｏｍａｔｉｏｎ，Ｊｉａｎｇｓｕ　Ｎｏｒｍａｌ　Ｕｎｉｖｅｒｓｉｔｙ，Ｘｕｚｈｏｕ　２２１１１６，Ｃｈｉｎａ；２．Ｒａｄｉｏ＆Ｔｅｌｅｖｉｓｉｏｎ　Ｒｅｓｅａｒｃｈ　Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｊｉｌｉｎ　Ｐｒｏｖｉｎｃｅ，Ｃｈａｎｇｃｈｕｎ　１３００４１，Ｃｈｉｎａ；３．Ｊｉｌｉｎ　Ｎｏ．６６１　ＡＭ　Ｒａｄｉａｔｉｎｇ　Ｓｔａｔｉｏｎ，Ｃｈａｎｇｃｈｕｎ　１３０１　１９，Ｃｈｉｎａ）　Ａｂｓｔｒａｃｔ：Ｂｏｔｈ　ｒｅｃｅｉｖｉｎｇ　ｆｉｘｅｄ￣ｅｑｕｅｎｃｙ　ｓｉｇｎａｌ　ａｎｄ　ｓｐｅｃｔｒｕｍ　ｓｃａｎｎｉｎｇ　ａｒｅ　ｔｈｅ　ｍａｉｎ　ｗｏｒｋ　ｏｆ　ｔｈｅ　ＦＭ　ｂｒｏａｄｃａｓｔ　ｍｏｎｉｔｏｒｉｎｇ．Ｔｈｅｓｅ　ｔｗｏ　ｆｕｎｃｔｉｏｎｓ　ａｒｅ　ｕｓｕａｌｌｙ　ｄｅｓｉｇｎｅｄ　ｗｉｔｈ　ｔｗｏ　ｄｉｆｆｅｒｅｎｔ　ｅｑｕｉｐｍｅｎｔｓ．Ｏｎｅ　ｉｓ　ＦＭ　ｂｒｏａｄｃａｓｔ　ｒｅｃｅｉｖｉｎｇ　ｂｏａｒｄ，ａｎｏｔｈｅｒ　ｉｓ　ｓｐｅｃｔｒｕｍ　ｍｏｎｉｔｏｒｉｎｇ　ｂｏａｒｄ．Ｔｈｉｓ　ｐａｐｅｒ　ｄｅ・　ｓｃｒｉｂｅｄ　ａ　ｄｅｓｉｇｎ　ｍｅｔｈｏｄ　ｏｆ　ｄｏｗｎ　ｃｏｎｖｅ￣ｃｒ　ｃｉｒｃｕｉｔ　ｂａｓｅｄ　ｏｎ　ＣＰＬＤ　ａｅｃｏｒｄｉｎｇ　ｔｏ　ｔｈｅ　ｓｉｍｉｌａｒｉｔｉｅｓ　ａｎｄ　ｄｉｆｆｅｒｅｎｃｅｓ　ｂｅｔｗｅｅｎ　ｔｈｅ　ｔｗｏ　ｄｅｖｉｃｅｓ　ｄｅｐｅｎｄｓ　Ｏｉｌ　ｔｈｅ　ｗｏｒｋ　ｍｏｄｅ．Ｔｈｅ　ｄｅｓｉｇｎ　ｍｅｔｈｏｄ　ｈａｓ　ｓｏｍｅ　ａｄｖａｎｔａｇｅｓ　ｓｕｃｈ　ａｓ　ｓｉｍｐｌｅ　ｃｉｒｃｕｉｔ，ｌｏｗ　ｃｏｓｔ　ａｎｄ　ｆｌｅｘｉｂｌｅ　ｕｓｅ．Ｔｈｉｓ　ｃｉｒｃｕｉｔ　ｈａｓ　ｂｅｅｎ　ｓｕｃｃｅｓｓｆｕｌｌｙ　ａｐｐｌｉｅｄ　ｉｎ　ｔｈｅ　ｒａｄｉｏ　ａｎｄ　ｔｅｌｅｖｉｓｉｏｎ　ｍｏｎｉｔｏｒｉｎｇ　ｅｑｕｉｐｍｅｎｔ．　Ｋｅｙ　ｗｏｒｄｓ：ｄｏｗｎ　ｃｏｎｖｅｎｅｒ；ＣＰＬＤ；ｐｈａｓｅ　ｌｏｃｋｅｄ　ｌｏｏｐ　０　引言　本振信号。这种方法的扫频速度快，但是压控振荡器的频　无线调频广播监测主要在固定频率上收测节目信号，　率与电压之间并不存在精准的函数关系，不能直接用扫描　电压准确换算出振荡频率。因此，在这种扫频式频谱仪上　或者在整个频段内进行频谱扫频。在电路设计上都是采　用超外差工作原理，用下变频器把接收信号转换成中频信　号…。接收信号的频率等于本振频率减去中放电路中心　频率的差，通过改变本振频率来改变接收频率。定频收测　和扫频两种设备的工作原理相似，只是两者的工作状态不　一会设计一个可移动的频标，标记出正测量的那个频率值。　另外还有一种采用快速傅里叶变换（ＦＦＴ）的频谱分　析仪，信号经过模／数转换器（ＡＤＣ）之后，通过傅里叶运　算公式计算出各个频率分量而得到频谱曲线。这种方法　应用在调频广播频段的高频信号测量时，对模／数转换器　和处理器的性能要求较高。广播监测设备受成本限制而　基本不采用这种方法。　样。定频收测为了便于精确改变频率，一般采用锁相　环　剖设计本机振荡器；而扫频监测采用较快的速度不断　变换接收频率，测量出整个频段内各个频率的信号强度，　常用以下两种方法设计这种扫频振荡器：　（１）用锁相环设计振荡器，扫频工作就是逐一设定接　本文介绍了一种应用在调频广播监测设备中的混频　电路，采用ＣＰＬＤ和下变频器芯片设计。在定频收测模式　下，用锁相环产生本振信号；在扫频监测模式下，设计了一　收频率，测完一个频率信号电平之后再测下一个频率。这　种方法的优点是每个测量频率都能准确设置，频率分辨准　确…；还可以任意跳到指定的接收频率，进行随机测量。　但是每次设频都会导致锁相环失锁，再次重新捕获锁定需　要一个稳定的过程，所以扫频速度较慢。　种带有快速频率测量功能的扫频本振电路。并且还设计　了一种带有超时复位功能的ＳＰＩ接口电路，用于与单片机　之间的通信。　１　基本电路　使用型号为ＥＰＭ５７０的ＣＰＬＤ进行设计，通过控制混　（２）用锯齿波作为扫描电压，加到压控振荡器上产生　《微型机与应用））２０１７年第３６卷第１期　欢迎网上投稿ＷＷＷ．ｐｃａｃｈｉｎａ．ｃｏｒｎ　９３　Ｃａｓｅｓ　ｏｆ　Ａｐｐｌｉｃａｔｉｏｎ　频芯片上的压控振荡器，可以产生不同的振荡频率。定频　收测工作模式下的电路是一个锁相环。在扫频模式下工　作时，ＣＰＬＤ用ＰＷＭ方式产生扫频三角波，加在压控振荡　器上，再由ＣＰＬＤ测量出瞬时频率。在ＣＰＬＤ中设计了一　个ＳＰＩ接口电路，与ＳＴＭ３２Ｆ４０７单片机通信。图１是这部　分的电路原理图。　图１　混频与本振电路原理图　ＣＰＬＤ的５７、５８管脚输出电压控制信号，经过Ｒ１５、　Ｒ１６和Ｃ１７组成的ＲＣ低通滤波器，再用Ｑ２、Ｑ３这两个三　极管放大，加在ＬＡ１１８５接收电路的压控振荡器…ＶＣＯ—ＩＮ　上。当控制电压较高时，变容二极管结电容较小，振荡频　率较高；而电压较低时，变容二极管结电容比较大，振荡频　率较低。　调频广播信号的频率范围在８７．５～１０８　ＭＨｚ，中频　１０．７　ＭＨｚ，所以本振的频率范围是９８．２—１１８．７　ＭＨｚ。考　虑实际生产中器件的差异，设计加在变容二极管上的电压　在１～６　Ｖ范围内，压控振荡器的实际输出频率范围大约　是８０—１３０　ＭＨｚ。　压控振荡器输出信号送入ＣＰＬＤ的９８脚进行鉴频鉴　相，同时也实时测量振荡频率。单片机Ｕ２使用定时器提　供锁相参考时钟ＣＬＫＲＥＦ和一个固定频率的１００　ｋＨｚ时　钟。使用ＳＰＩ接口控制ＣＰＬＤ的工作并读取ＣＰＬＤ中的数　据。　２　工作原理　电路有两个工作模式，一个是用于监测固定频率信号　的定频收测模式，另一个是绘制整个频段内频谱曲线的扫　频监测模式。　２．１　定频接收工作模式　利用ＳＰＩ接口可以将电路设置为锁相环工作模式，并　获取压控振荡器的振荡频率。图２是这个锁相环的原理　框图。　组成锁相环的核心部分是压控振荡器、分频器、鉴频　鉴相器（ＰＦＤ）　和低通滤波器。压控振荡器输出的信号　９４　袖窭　ｌ　壹墨Ｈ．　塑墨｝卜＾——　……一　！Ｑ……　图２锁相环的原理框图　经过分频后，用鉴频鉴相器与基准频率进行比较，把频率　相位的误差反馈到压控振荡器上。当压控振荡器输出频　率．厂，经过Ⅳ分频之后恰好与基准频率Ｆ相等时，锁相环　进入稳定的锁定状态。设置单片机定时器时钟为８４　ＭＨｚ，计数溢出分频系数为Ｍ，则有ｆ＝Ｎ×８４／Ｍ（ＭＨｚ）。　需要设定某个振荡频率时，单片机可以利用ＳＰＩ接　口，对ＣＰＬＤ中分频器设置新的分频系数Ⅳ，并调整定时　器溢出数值　即可。为了降低锁相环的相位噪声，要按　照两个频率的最简整数比设置Ⅳ和　。　放大之后的振荡信号同时还送给计数器，实时测量振　荡频率，从而检查锁相环的工作状态。这种测频的功能主　要用于扫频监测模式。　２．２扫频监测工作模式　在固定的开门时间　之内，用计数器累计待测振荡脉　冲数量Ｉ、『，关门时刻用锁存器保存这个数值，同时清零计　数器再次启动计数，可以测出振荡频率ｆ＝Ｎ／Ｔ。因为调　频广播接收本振的频率大约在１００　ＭＨｚ附近，所以设计频　率测量的开门时间为３２０　ｓ，用１６位二进制计数器，测量　的精度可优于１０～。测得的频率数值利用ＳＰＩ接Ｅｌ送给　单片机，再结合检波电路测量得到的信号强度瞬时值就能　绘制出频谱曲线。图３是扫频振荡电路的原理框图。　。ｌ！Ｑ　ｆ　蕉　’Ｌ　童　口１　ｌ低位计数器Ｈ高位计数器Ｉ　．　　．　主控单片机ｒＳＴＭ３２Ｆ４０７　Ｌ　叫　堡旦Ｈ丝查登｝÷＿世堑壹　ＥＰＭ５７０　图３扫频振荡电路原理框图　压控振荡器的扫频电压用ＰＷＭ方式产生。具体就　是把１００　ｋＨｚ的基准频率送给计数器计数，并把这个计数　器分成高低两组。用数值比较器比较这两组计数数值，根　据比较的结果设置输出高低电平就能产生占空比连续改　变的ＰＷＭ信号，再经ＲＣ低通滤波器之后即可产生压控　振荡器所需要的锯齿波扫描电压。　３　ＣＰＬＤ设计　ＣＰＬＤ选用了ＡＬＴＥＲＡ公司的ＥＰＭ５７０Ｔ１００Ｃ５Ｎ设计　同步时序逻辑电路。　３．１　分频器的逻辑　设计一种可设置溢出上限的累加器作为锁相环的分　频器，它主要由带有同步清零端的同步二进制累加计数器　《微型机与应用｝２０１７年第３６卷第１期　Ｃａｓｅｓ　ｏｆ　Ａｐｐｌｉｃａｔｉｏｎ　Ｕ２３、上限数据锁存器Ｕ２４以及全等数值比较器Ｕ２６组　成。图４是这个分频器的逻辑图。　Ｕ２Ｏ　位与Ｕ３６的数值送给全等数据比较器Ｕ３８，两计数值相等　时输出高电平脉冲信号，置位触发器Ｕ４２，然后一直保持１　Ｕ２３　Ｕ２６　，状态直到低位计数器溢出。在Ｕ４７输出扫频用的ＰＷＭ信　Ｕ３２　Ｄ　｝ＣＰＱ［１１一ｏ］　ｌＳＹＮＣ—ＲＥＳＥ　ＣＮＴ１２　ＸＣＬＫ　号，再经过外部的ＲＣ低通滤波器产生锯齿波扫描电压。　ＸＮ０Ｒ２　频谱仪通常使用锯齿波作为扫频波形，从最低频率逐　渐到达最高频，然后再快速返回最低频开始下一轮扫频。　因为ＰＷＭ输出之后的低通滤波器时间常数较大，如果从　最高频率直接返回到最低频率，扫频电压会跟不上变化，　产生较大的失真。所以最终采用的是三角波而不是锯齿　波。　Ｕ２１　Ｃ．Ｔ　．．．ＩＩＤＡＴＬＡＴＱ［１ｌ，０１　．Ｚ垒　删ｌ．Ｉ　ＳＰＩＤＩ［１　１．．０】　＞　Ｄ－【ｌｌ＿．０］ｆ　甭　一　图４分频器逻辑图　同步二进制累加计数器Ｕ２３由１２位触发器组成，在　在三角波扫频情况下，扫频从最低频率逐渐到达最高　频率，利用高位计数器Ｕ３７的溢出信号翻转Ｔ触发器　Ｕ４４，选择输出反相信号，使扫频从最高端逐渐返回最低，　明显改善了电压频率的跟踪性能。　３．３快速测频逻辑　在ＣＰＬＤ中，用固定开门时间３２０　ｓ计数压控本振的　压控本振脉冲ＸＣＬＫ的上升沿到达时刻同时翻转，累加计　数脉冲数量。１２位的上限数据锁存器Ｕ２４由ｌ２个Ｄ触　发器组成，在ＳＰＩ—ＬＡＴＣＨ的上升沿，把从ＳＰＩ接口收到的　Ｄ［１１．．０］的数据值保存起来作为计数上限。全等数值比　较器Ｕ２６把上限锁存器Ｕ２４和计数器Ｕ２３的１２个数据　位逐位进行异或运算之后，再进行１２位的或非运算，只有　当锁存器与计数器两者数值相同时，比较结果才输出１，　下一个时钟边沿将清零计数器。为了防止因各门电路速　度差异，导致电路发生部分清零，计数器Ｕ２３设计了同步　清零端ＳＹＮＣ—ＲＥＳＥＴ，所有触发器只在ＸＣＬＫ上升沿同时　脉冲数量，在关门时刻用数据锁存器保存，同时清零计数　器，然后再次开门计数。图６是测频电路逻辑图。　翻转，保证可靠清零。因为鉴频鉴相器对脉冲边沿特别敏　感，所以用触发器Ｕ３０锁存数值比较结果，每次溢出，都　能产生一个ＯＶＥＲＦＬＯＷ信号送入鉴频鉴相器。　３．２扫频发生器　把１００　ｋＨｚ的固定频率送给一个１７位的计数器进行　计数，同时用一个８位数值比较器比较其最高８位和最低　８位的数据值，根据比较结果设置ＰＷＭ输出信号的高低　电平。如果低位数值小就输出低电平，低位数值大就输出　高电平。再经过低通滤波器就形成了扫频用锯齿波电压。　图５所示为这个扫频发生器的逻辑图。　Ｕｌ　ＧＮＤ　图６测频电路逻辑图　外部压控本振信号从ＸＣＬＫ输入１６位同步二进　制计数器Ｕ１４，ＣＰＬＤ内部对１００　ｋＨｚ时钟６４分频得　到的１．５６２　５　ｋＨｚ信号从Ｕ１２送到锁存器Ｕ１６、Ｕ１７　的时钟端和计数器的异步复位端ＲＥＳＥＴ，在上升沿锁　定数据并复位计数器。计数值从Ｕ１８送到ＳＰＩ输出　电路。　ｂｌⅥＪ　３．４鉴频鉴相器、电荷泵与ＰＷＭ输出　图５扫频发生器逻辑图　因为这个低位计数器总是从零累加到２５５，然后溢出　无论是定频接收模式，还是扫频监测模式，都是　对压控振荡器进行控制。在定频接收模式下，利用鉴频鉴　相器和电荷泵控制压控振荡器。而在扫频模式下，直接输　归零，所以设计在它与高位数值相等时把输出置１，它归　零时输出也跟着清零。利用这个规律采用全等数值比较　器进行设计，既可以简化电路逻辑，又能保证输出端不会　因门电路速度差异产生“竞争”与“冒险”。　在１７位计数器中，设计８位同步计数器Ｕ３６作为低　８位，９位同步计数器Ｕ３７作为高９位，并把Ｕ３７的最高８　出ＰＷＭ。图７所示为这部分的逻辑图。　设置ＰＷＭＥＮ为低电平时，电路工作在定频接收模式　下。触发器Ｕ５４、Ｕ５５和与门Ｕ５６组成鉴频鉴相器，两个　触发器的输出端经三态门Ｕ６２、Ｕ６３接到外部的ＲＣ电路　组成了电荷泵。ＯＰ和ＯＮ分别是充电与放电引脚。在锁　《微型机与应用））２０１７年第３６卷第１期　欢迎网上投稿ＷＷＷ．ｐｃａｃｈｉｎａ．ｃｏｍ　９５　Ｃａｓｅｓ　ｏｆ　Ａｐｐｌｉｃａｔｉｏｎ　ｕ５７　ｕ６０　并行的ＳＰＩＤＯ［１５．．０］，保存最新一次测频结果，经　ＳＰＩ送给单片机。　因为ＳＰＩ接口是一种同步串行工作接口，如果　发生干扰使ＳＰＩ—ＣＬＫ上意外多收或少收到一个脉　冲，将导致之后的所有数据都发生串位。主要有３　种解决方法：（１）多接一条引线，引入外部片选功　能，可以复位意外错误；（２）用特殊的数值作为复位　命令，例如用实际应用中本不应该出现的ＯｘＯ０００触　发复位；（３）用超时检测方法，对未完成的通信数　ＤＣ　图７鉴频鉴相器、电荷泵与ＰＷＭ输出逻辑图　据，超时自动复位。这里采用第３种方法。　在ＳＰＩ总线空闲时，ＳＰＩ—ＣＬＫ为１。超时计数器　定状态，ＯＰ和ＯＮ都是高阻状态。一旦出现了频率差或相　位差，则从ＯＰ或ＯＮ输出误差脉冲，自动修正本振频率。　设置ＰＷＭＥＮ为高电平时，电路工作在扫频模式下，　ｕ３在１００　ｋＨｚ的时钟驱动下，若ＳＰＩ时钟计数器非零，则　累加计数。如果计数期间发生了ＳＰＩ总线活动，ＳＰＩ—ＣＬＫ　的低电平可以清零计数器Ｕ３，使之不能溢出。如果计数　期间ＳＰＩ总线一直空闲，那么在１．６３８　４　ｓ后计数器ｕ３溢　出，清零ＳＰ１时钟计数器ｕ７，从而复位整个ＳＰＩ接口。　４　结束语　如果用几个不同的专用集成电路分别来设计锁相环、　Ｕ９　ＰＷＭ引脚的信号经过三态门控制逻辑在ＯＰ和ＯＮ输出。　３．５带有超时复位功能的ｓＰＩ接口　设计ＳＰＩ接口实现ＣＰＵ与ＣＰＬＤ通信。图８为ＳＰＩ接　口的逻辑图。　扫频电路以及快速测　频功能，则需要元件　较多。若用单片机来　设计这些功能电路，　则锁相环功能和快速　测频功能都受到单片　机１０速度的限制，必　须外扩芯片。用　ＣＰＬＤ结合单片机是　一种结构简单、性价　比较高的设计方案。　参考文献　［１］曾兴雯，刘乃安，陈　健．高频电子线路　［Ｍ］．北京：高等教　育出版社，２００３．　［２］冠先果，高博，龚　敏．用于锁相环　快速锁定的鉴频　图８具有超时功能的ｓＰＩ接口逻辑图　鉴相器设计［Ｊ］．　（收稿日期：２０１６－０７－０４）　ＳＰＩ输入电路就是一个１６位的串入并出移位计数器，　电子与封装，２０１４（５）：２３—２４　由ｕ４和Ｕ２５组成，ＳＰＩ—ＣＬＫ上升沿锁存ＳＰＩ—ＭＯＳＩ数据。　ＳＰＩ输出电路是由Ｕ６６和Ｕ６７组成的并人串出移位计数器，　作者简介：　对每帧ＳＰＩ数据都从第二个ＳＰＩ—ＣＬＫ下降沿移出一位数据　到ＳＰＩ—ＭＩＳＯ。４位二进制计数器ｕ７累加ＳＰＩ—ＣＬＫ时钟个　马秀飞（１９７７一），女，硕士，讲师，主要研究方向：通信技术、　物联网技术等。　数，每计满１６个时，产生信号ＳＰＩ—ＬＡＴＣＨ通知分频器锁存　输入数据。在计数器ｕ７为零时，如果单片机发起ＳＰＩ数据　帧读取，那么Ｕ６６和Ｕ６７在ＳＰＩ—ＣＬＫ的第一个下降沿锁存　９６　焦杰（１９７５一），通信作者，男，学士，工程师，主要研究方向：　广播电视技术。Ｅ．ｍａｉｌ：ｊｉａｏｊｉｅｘ＠１６３．ｃｏｎ。ｒ　李海滨（１９７１一），男，学士，正高级工程师，主要研究方向：　广播信号及卫星通信技术。　《微型机与应用））２０１７年第３６卷第１期