电子线路课程设计之数字频率计设计

PPT 1

电子线路课程设计（一）

——数字频率计设计

PPT 2

一、课程设计的目的

通过“数字频率计”设计，学习小型电子系统的设计方法。初步掌握整机方案拟定、单元电路设计、整机电路安装、调试、性能指标测试等基本方法。

PPT 3

二、设计任务

设计并实现一个具有四位十进制数字显示功能的频率计。 基本要求：

1、频率测量范围：1Hz～99.99kHz 2、频率测量准确度：Δfx/fx≤∣±10-2∣

3、被测信号类型及幅度：正弦波、三角波、方波，Uspp≥0.5V。 4、闸门时间及显示要求：

1）闸门时间为10S时，显示001.0～999.9Hz 2）闸门时间为1S时，显示0001～9999Hz 3）闸门时间为0.1S时，显示10.00～99.99KHz

PPT 4

三、设计原理

1、测量频率的基本原理

所谓“频率”就是周期性信号在单位时间（1S）内变化的次数。

1脉冲形成 电路.. 2闸门电路4门控电路5计数译码显示①②③.

数字频率计测频原理框图及工作波形图

PPT 5

2、数字频率计的基本组成及工作过程

如图是本次所设计数字频率计的基本组成框图，它由时 基电路、脉冲形成电路、闸门电路、计数器、锁存器、 逻辑控制电路和译码显示器组成。

4译码显示电路逻辑控制锁存器35计数器时基电路闸门电路21脉冲形成电路fx..

.

PPT 6

①

②

…T1…T4……N③

④

…N锁存T2T3⑤

清零工作过程：被测信号fx经脉冲形成电路整形，变成边沿陡峭的脉冲信号，如图中①所示，其周期Tx与被测信号的周期相同。时基电路产生标准时间信号②，设其高电平持续时间T1=1S，在T1时间内将闸门电路打开，使脉冲信号①通过，至计数器计数，计数器在T1=1S时间内计得的脉冲信号①的周期数③就是被测信号的频率。逻辑控制电路的作用有两个：一个是在计数结束时产生锁存信号④，将计数值N存入锁存器，使显示器上的数字稳定显示。另一个作用是锁存完成后产生清零脉冲⑤，使计数器每次从零开始计数。这些信号之间的时序关系如图所示。这里锁存和清零均在时间T4内完成，故测量时间T∑= T1+T4 。

..

.

PPT 7

3、频率测量的主要技术指标 （1）频率准确度

数字频率计测量频率fx时的测量误差称为频率准确度，常用相对误差Δfx/fx来表示。

（2）频率测量范围

数字频率计测量的最高频率称为频率测量范围。主要由脉冲形成电路的频率响应所决定。

（3）数字显示位数

频率计的数字显示位数决定了数字频率计的分辨率。一般情况下，位数越多分辨率越高，当然需要计数译码器的位数越多。 （4）测量时间

频率计完成一次测量所需要的总时间称为测量时间。若用T∑表示总测量时间。则T∑= T1+T2+T3 式中，T1：计数时间；T2：锁存时间；T3：复位时间。实现上式时间分配的电路，称为时序控制电路或逻辑控制电路。

PPT 8

四、设计内容 1、整机方案设计

DP控制数码管被测信号限幅、放大 10Hz振荡器译码器÷20.1S脉冲形成锁存锁存器÷101S闸门计数器清零.. ÷10单稳1单稳2闸门脉冲选择量程开关量程译码.

数字频率计（频率测量部分）整机原理框图

PPT 9

a、 设计任务要求频率计的测频范围为1Hz～99.99kHz。用四位十进制数字显示。故计数器

应为四个十进制计数器，锁存器应为16位二进制锁存器，译码器应为四个七段显示译码器和四个相应的LED七段数码管。

b、 任务要求具有三种闸门时间，即三个量程。基本量程分辨率为1Hz，闸门时间为1S；

一个扩展量程的分辨率为0.1Hz，相应的闸门时间为10S；另一个扩展量程的分辨率为10Hz，相应的闸门时间为0.1S。闸门时间T与测量频率fx的关系为f=N/T。故时基电路由10Hz振荡器、÷2、两个÷10电路构成，产生0.1S、1S、10S的闸门时间脉冲。 c、任务要求被测信号幅度Uspp≥0.5V，故需设置限幅放大电路，当输入信号幅度较小，如0.5V时，将其放大至脉冲形成电路所要求的输入幅度；当信号幅度较大，如大于1V时，先将其衰减限幅，再放大。脉冲形成电路将被测信号波形变换成边沿陡峭的矩形脉冲波，以便通过闸门电路后能使计数器对其计数。

..

.

d、量程开关等电路是逻辑控制部分。闸门脉冲选择电路受量程开关控制，选择所设量程的闸门脉冲，量程译码电路将量程开关设置的代码变换成相应的状态，去控制四位数码管小数点的位置。单稳态1受闸门脉冲下降沿触发，在一次计数结束时产生锁存控制脉冲。单稳态2 受锁存脉冲下降沿触发，在锁存器完成计数值锁存后产生计数器的清零脉冲。

PPT 10

2、单元电路设计 （1）限幅放大电路

（a）R1与D1、D2组成二极管限幅电路，将幅值大的输入信号限制在±0.7V范围内 。 （b）A1、A2为两级反相比例放大器。将峰峰值0.5V的输入信号放大至削波状态。 （c）R3、R4组成分压器，将电源电压（+5V）进行分压。以A1为例，A1上交流电压的输入输出关系为： Uo=-(R5/R2) ·Ui。

（d）C1、C2为隔直电容，保证A1、A2的输入、输出端的直流电位不受外电路影响。

..

.

PPT 11

要求：

计算运放A1、A2同相端直流电平UR3、4、UR7、8和总增益A；分析UA2PP=4V时，所需的最小输入信号UINMINPP=？

PPT 12

（2）脉冲形成电路

2/3VccUio1/3VccΔUTUo

限幅放大电路虽然将幅值大于0.5V的正弦波等被测信号转换成脉冲波，但其边沿和幅度还不能满足驱动数字电路的要求，为此需通过脉冲形成电路将经限幅放大的被测信号变换成能直接驱动数字电路的脉冲波。本课题采用用555定时器构成施密特触发器 ，形成脉冲。

PPT 13

..

.

将555定时器电路的阀值输入端和触发输入端连在一起。便构成了施密特触发器。 要求：说明输入信号直流电平Ui的确定方法。

（3）时基电路

时基电路由10Hz振荡器、÷2、÷10、÷10电路构成。① 10Hz振荡器

..

PPT 14

.

10Hz振荡器采用自激多谐振荡器 。本课题采用555定时器构成10Hz多谐振荡器 。此电路的振荡周期T的表达式为T≈0.7(2R2+R1)C1。取C1=1μF,由于对占空比没有特殊要求，取R1=20K，自行计算R2值。由于电容C1容量的误差较大。R2应由一固定电阻R2’和可调电阻RW构成，使R2值有约±10%的调节范围，从而使Uo的频率为10Hz。

PPT 15

② ÷2、÷10、÷10电路

÷2电路时指经过此电路后，信号的频率变为原来的一半，所以信号的周期变为原来的2倍。 ÷10电路以此类推。÷2

÷100.2S2S÷1020S0.1S

÷2电路采用D触发器74LS74，将其接成T’触发器 。两个÷10电路采用两只二-五-十进制异步计数器74LS90 。请大家自己查找资料，写出74LS90的功能表，了解74LS90的工作原理。

..

.

PPT 16

（4）闸门和量程控制电路

闸门和量程控制电路包括量程开关K1、闸门信号选择电路和量程译码电路。

闸门信号选择电路采用双四选一数据选择器74LS153。量程译码电路采用3-8线译码器74LS138。 请画出74LS153和74LS138的功能表。

PPT 17

课题要求设三个频率测量量程：001.0～999.9Hz、0001～9999Hz、00.01～99.99KHz，采用的闸门时间分别为10S、1S、0.1S。将这三个闸门信号分别接到74LS153的数据输入端D0、D1、D2，地址输入端A0、A1由量程开关K1控制。数据输出端Y1输出的闸门信号与地址号A1A0的对应关系是：00→0.1S；01→1S；10→10S。

..

Y2.

74LS138对量程号进行译码，当地址为10时， 去控制第二位数码管的小数点DP2亮；

Y0当地址为00时， 去控制第三位数码管的小数点DP3亮。

PPT 18

（5）锁存与清零信号产生电路

锁存与清零信号产生电路采用一只双单稳态电路74LS123。 74LS123是可重触发单稳态触发器，内部有两个完全相同的单稳态触发器。每个 触发器的功能如下表 ：

..

.

每个触发器有两个触发输入端，A为下降沿触发，B为上升沿触发。一个清零输入端。在非重触发方式输出脉宽或延迟时间Tw与外接定时电阻Rext、定时电容Cext的关系为：Tw1=0.45Rext Cext。

PPT 19

用闸门方波的正半周作为计数时间，负半周的部分时间用于锁存和清零。三种闸门方波中的最小周期为0.2S，用于锁存、清零的最大时间间隔为0.1S。因此锁存脉冲和清零脉冲的宽度都应小于0.05S。

在参考电路中取Rext=10K、Cext=0.1μF～1μF，Tw1=0.45ms～4.5ms。

第一个单稳态触发器，用闸门方波负半周的上升沿触发，方波产生宽度为Tw1的锁存脉冲。第二单稳态触发器用锁存脉冲的下降沿触发，产生宽度也为Tw1的清零脉冲。请计算 Rext=10k、Cext=0.1uF时，Tw1=?

PPT 20

（6）计数器与锁存器

A、计数器

课题要求设计的数字频率计具有四位十进制测量与显示频率的功能。因此需四个级联的十进制计数器，这里仍采用二-五-十进制异步计数器74LS90。每个计数器均按8421码连接，级间按异步连接，请自行画出此四位十进制计数器的电路图。

B、锁存器

锁存器的作用是将计数器在闸门信号结束时的计数值进行锁存，使显示器上获得稳定的

..

.

测量值。本课题选用8D锁存器74LS273完成锁存功能。

PPT 21

2片74LS273构成的16位二进采用

制数的输出锁存器连接电路。锁存器 的输出，送到四个七段译码器的输入端。每个锁存器的功能如下表所示 。

CLR 0 1 1 CP X ↑ ↑ 0 D X 1 0 X Qn+1 0 1 0 Qn

1 ..

.

PPT 22

（7）译码显示电路

译码电路采用四个七段译码器74LS48，它须与共阴极LED数码管相接，这里选用数码管的型号为LG5011A。

这部分电路已装在印刷电路上，此电路还设有试灯功能。请自行画出译码显示电路原理图及74LS48 功能表。

PPT 23

3、整机电路图

用A3图纸画出“数字频率计”整机电路图，须清晰标出所有集成电路的型号、管脚号和其功能代号，以及所有阻容元件的数值。

..

.

PPT 23

..