简易数字电子时钟的Multisim仿真设计

简易数字电子时钟的Multisim仿真设计

钟表的数字化给人们的生产与生活带来了极大的方便，广泛应用于各类公共场所。文章设计的简易数字电子时钟主要由数字集成芯片74LS160和逻辑门电路构成，并用数码管显示。首先，在理论基础上阐述数字电子技术中有关计数器的理论知识；其次，构建简易数字电子时钟的总体设计方案；最后，采用Multisim10仿真软件对各计数器电路和整体时钟电路进行仿真调试。

标签：数字电子时钟；计数器；Multisim10

1 概述

数字电子时钟是由数字电路构成、有数字显示特点的一种现代化的计时工具[1-3]，它显示直观、走时精准，深受人们的喜欢，广泛应用于公交站、汽车站、图书馆、商店、大型广场等公众场合以及百姓家庭，给人们的生活、学习、工作和娱乐带来了很大的便利[4-5]。

Multisim10是美国NI公司推出的用于电子电路仿真和设计的EDA工具软件，可以实现计算机仿真设计与虚拟实验，是一个高效的设计仿真平台[6-10]。其强大的虚拟仪器库和仿真功能，为电路设计与分析创造了良好的环境，也提高了电路设计效率。

简易数字电子时钟的核心电路部分是计时和数字显示两个，本文应用Multisim10仿真软件设计了一个时钟电路，能够准确而直观地将时间的“时”“分”“秒”以数字方式显示出来，并设计了时间校正电路使其准确工作，该电路具有校时功能和整点自动报时功能。尽管本文设计的数字时钟与当今社会正使用的数字时钟差别较大，但研究其核心数字电路部分及扩展其应用，仍具有非常重要的指导意义[11]。

2 设计方案及电路框图

数字时钟是一个将时间的“时”、“分”、“秒”以数字的形式显示于人的视觉器官的一种计时装置，它的主要功能是计时和显示，因此，简易数字电子时钟电路的主要电路设计包括标准脉冲计数信号模块、“时、分、秒”计数模块、时间显示模块等电路的设计。其中，标准时间计数脉冲信号由555振荡器经分频器得到，即1Hz的秒计数脉冲信号；由于计时可能出现误差，故在电路中增加时间校准电路模块。最后，在主电路正常运行情况下，扩展其整点报时功能。总体电路框图设计如图1所示。

3 各电路模块的设计及仿真调试

在Multisim10仿真平台上搭建简易数字电子时钟的总设计仿真电路图如图2所示，其各电路模块设计如下。

3.1 标准计数脉冲信号

本文设计的标准时间计数脉冲信号由555振荡器与RC组成的多谐振荡电路产生，即1Hz的秒計数脉冲信号，作为总电路的计数时钟脉冲，也是扩展电路所需要的工作信号。（见图3）

该电路模块设计的优点是：555多谐震荡电路内部的比较器灵敏度较高，并应用差分电路形式，使其振荡频率受电源电压和温度变化的影响很小。缺点是：若要精确稳定地输出1Hz脉冲信号，对电容和电阻的数值精度要求很高。

3.2 计数显示模块

在时钟的计数控制电路模块中，有了时间标准“秒”计数脉冲信号后，就可以按照“60秒为1分”、“60分为1时”、“24时为1天”的计数规则进行计数电路模块的设计。然后设计“时”、“分”、“秒”三个译码显示电路，将“时”、“分”、“秒”的计数状态在七段数码管上显示成直观的数字符号。在本文设计中，采用十进制同步加法计数器芯片74LS160N来实现计数的十进制功能和六进制功能，其工作状态表如表1所示，芯片引脚图如图4所示。

74LS160N的CLK是脉冲输入端，RCO为进位信号输出端，ENP和ENT是计数的工作状态端，CLR为清零端，LOAD為置数端，A～D是数据输入端，QA～QD为输出端。74LS160是一个十进制的计数器。

应用芯片的异步清零功能，将芯片74LS160N的输出端的0110（十进制为6）用一个两输入的与非门74LS00引到CLR端即可置零，实现六进制计数功能。

3.2.1 六十进制计数显示模块

在计数显示电路模块中，分和秒的计数控制是一样的，即六十进制计数功能，电路模块设计如图5所示。设计中用两片十进制计数芯片74LS160N级联，高位芯片进行六进制计数功能，低位芯片进行十进制计数功能，从而实现计数范围00-59的计数功能。设计时，将低位芯片的进位输出CO端接到高位芯片的时钟脉冲信号输入端CLK，计数脉冲信号在上升沿到来时计数器开始计数，当计数到59时，再来一个计数脉冲信号，两芯片都要清零，于是，应用74LS160N的异步清零功能，当高位芯片计数到6（即输出状态为0110）时，将输出状态通过一个两输入与非门引到两芯片的异步清零端进行复位，从而实现六十进制计数功能。

3.2.2 二十四进制计数显示模块

时计数显示电路模块也由两片74LS160N芯片级联产生，它的计数范围是00-23，计数时钟脉冲信号来自分计数显示电路的高位芯片的进位输出。该电路模块的低位芯片计数为4（即输出状态为0100），高位芯片计数为2（即输出状

态为0010）时，将输出状态通过一个两输入与非门引到两芯片的异步清零端进行复位，从而实现二十四制计数器功能，电路模块设计如图6所示。

3.3 校准电路模块

数字电子时钟应具有分校准和时校准功能，因此，应截断分十位和时十位的直接计数路径，并增加秒脉冲计时信号与校正信号随时切换电路。设计校时电路的关键，是通过开关按键，控制电路中“秒”到“分”、“分”到“时”的进位输入端的高低电平的变化，从而实现手动校准“分”和“时”。下面以分校准电路为例，如图7所示。

3.4 整点报时模块

电路设计在整点前10秒钟内开始进行整点报时，即当时间在59分50秒到59分59秒期间时，报时电路发出报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的Qc和QA、个位的QD和QA及秒计数器十位的Qc和QA相与，通过8输入与非门74HC30芯片输出，从而产生报时控制信号。整点报时的功能要求时，每当数字钟计时快到整点时发出闹铃声。由原理可知当分钟计数到一个周期向前进位时，蜂鸣器开始工作，电路模块设计如图8所示。4 仿真结果及分析

将设计好的各电路模块进行组建，得到如图2所示的数字电子时钟仿真电路图。按下仿真开始键，电路进入时钟计时状态，通过“Pause Simulation”按键，得到以下仿真结果。（见图9、图10）

由以上仿真结果可以看出，本文设计的简易数字电子时钟能实现时钟的正常功能，达到设计要求。

5 结束语

本文基于Multisim10仿真软件，对简易数字电子时钟的各电路模块单元进行了设计，较好地完成了电路功能的设计，并达到了基本设计要求。该电路设计是提升数字电子技术基础理论知识转化为实际动手设计能力的一个重要方面，另外，即使在数字电路及其他更多的课程中涉及到的较为复杂的电路设计中，文中较为清晰的设计构架及思路也较强的参考借鉴价值。

参考文献

[1]张昌玉.數字电子钟的设计[J].科技风，2016，3（6）：3-3.

[2]王迎勋，王香，黄家平，等.基于Multisim13的数字钟的设计与仿真[J].科技创新与应用，2017，3（9）：63-64.

[3]印健健.基于74LS90数字电子钟逻辑电路的设计[J].电子制作，.2013，16（2）：168-171.

[4]陈艳，李文娟.数字电路的逻辑设计探究[J].科技创新与应用，2017，4（10）：105-105.

[5]阎石.数字电子技术基础（第五版）[M].北京：高等教育出版社，2006，5：1-497.

[6]赵永杰，王国玉.Multisim10电路仿真技术应用[M].电子工业出版社，2012，4：1-211.

[7]沈欢，王云秀，沈钻杨，等.Multisim在电子类教学中的应用[J].大众科技，2016，8（8）：117-119.

[8]王尔申，庞涛，李鹏，等.Multisim和Proteus仿真在数字电路课程教學中的应用[J].实验技术与管理，2013，3（3）：78-81.

[9]陈崇辉.电工电子技术实验指导[M].华南理工大学出版社，2016，8：1-254.

[10]周旋.关于Multisim10.0的高电平调幅电路仿真研究[J].中国新通信.2017，1（1）：152-152.

[11]陈莉.Multisim在电路分析课程实践教学中的应用[J].电子世界，2017，3（6）：60-60.

作者简介：李玉姣（1986-），女，汉族，湖南邵阳人，硕士，助教，主要从事电子技术基础课程教学及电子器件的应用等研究方向。