fpga重配置

发布网友 发布时间:2022-04-23 17:05

我来回答

2个回答

热心网友 时间:2023-08-11 18:41

这个我觉得你要是想要重新弄这个配置你还是就是看看这个或者是找一些专业人士还是可以的。下面是一些无关紧要的来源于百度百科!!!

1978年在陕西扶风中延村出土了西汉宣帝时期(公元前73~49年)的三张麻纸;1979年在甘肃敦煌县马圈湾西汉烽燧遗址出土了五件八片西汉麻纸。1986年甘肃天水放马滩出土的西汉文帝时期(公元前179~前141年)的纸质地图残片,表明了当时的纸可供写绘之用。从上述西汉出土的纸的质量来看,西汉初年的造纸技术已基本成熟。
历史上关于汉代的造纸技术的文献资料很少,因此难以了解其完整、详细的工艺流程。后人虽有推测,也只能作为参考之用。总体来看,造纸技术环节众多,因此必然有一个发展和演进的过程,绝非一人之功。它是我国劳动人民长期经验的积累和智慧的结晶。
发展过程
纸的发展也是经过了一个曲折的过程。 公元105年发明造纸后,造纸术就从河南向经济文化发达的其它地区传播。蔡伦被封到陕西洋县为龙亭侯,造纸术就传到汉中地区并逐渐传向四川。据蔡伦家乡湖南耒阳的民间传说,蔡伦生前也向家乡传授过造纸术。东汉末年山东造纸也比较发达,出过东莱县(今掖县)的造纸能手左伯。公元二世纪造纸术在我国各地推广以后,纸就成了和缣帛、简 牍的有力的竞争者。公元三到四世纪,纸已经基本取代了帛、简而成为我国唯一的书写材料,有力地促进了我国科学文化的传播和发展。公元三到六世纪的魏晋南北朝时期,我国造纸术不断革新。在原料方面,除原有的麻、楮外,又扩展到用桑皮、藤皮造纸。在设备方面,继承了西汉的抄纸技术,出现了更多的活动帘床纸模,用一个活动的竹帘放在框架上,可以反覆捞出成千上万张湿纸,提高了工效。在加工制造技术上,加强了碱液蒸煮和舂捣,改进了纸的质量,出现了色纸、涂布纸、填料纸等加工纸。
从敦煌石室和沙碛出土的这一时期所造出的古纸来看,纸质纤维交结匀细,外观洁白,表面平滑,可谓“妍妙辉光”。公元六世纪的贾思勰还在《齐民要术》中,专门有两篇记载了造纸原料楮皮的处理和染黄纸的技术。同时,造纸术传到我国近邻朝鲜和越南,这是造纸术外传的开始。
公元六到十世纪的隋唐五代时期,我国除麻纸、楮皮纸、桑皮纸、藤纸外,还出现了檀皮纸、瑞香皮纸、稻麦秆纸和新式的竹纸。在南方产竹地区,竹材资源丰富,因此竹纸得到迅速发展。关于竹纸的起源,先前有人认为开始于晋代,但是缺乏足够的文献和实物证据。从技术上看,竹纸应该在皮纸技术获得相当发展以后,才能出现,因为竹料是茎秆纤维,比较坚硬,不容易处理,在晋代不太可能出现竹纸。竹纸应该起源于唐以后,而在唐宋之际有比较大的发展。欧洲要到十八世纪才有竹纸。

热心网友 时间:2023-08-11 18:41

Copyright © 1999-2020, CSDN.NET, All Rights Reserved

搜索博文/帖子/用户
登录

长弓的坚持
关注
Xilinx FPGA部分重配置操作流程 转载
2016-11-03 12:54:57

长弓的坚持

码龄10年

关注
部分重配置,既动态配置部分芯片时,芯片的其他部分可正常工作,且向芯片中下载部分
配置bit文件时,芯片的DONE脚不被拉低。
使用FPGA的这一特性,可实现对芯片的分时复用。
首先做部分重配置的FPGA内部必须要有TBUF,因为在部分可重配置中,重配置模块和其它模块的连接要使用由TBUF构成的总线宏(在设计中重配置模块不需要与其他模块连接的情况没考虑过)。SpartanII, SpartanIIE, Virtex, Virtex2, Virtex2P, VirtexE 这些系列都可做部分重配置。
做部分重配置时生成的文件很多,所以目录的结构很重要。参考xilinx的应用文档,以只有一个重配置模块为例,实现部分重配置时使用如下目录结构:
总目录
|---ise_top 顶层设计的ISE工程
|---ise_top1 重配置后的顶层ISE工程
|---top
| |---initial 生成整体约束
| |---assemble 组合各个模块
|
|---top1
| |---initial
| |---assemble
|
|---pims 各模块激活后发布在pims文件夹里
| |---子模块名
| |---.......
|
|---mole 各模块激活过程使用的目录
|---子模块名
|---......
具体操作(基于模块的部分重配置):
1、在ise_top工程中输入设计的顶层文件top.vhd,各模块必须是以“黑盒子”的形式出现,既各模块只声明端口,内部没有具体实现。综合生成 top.ngc文件。
2、将上面生成的ngc文件拷贝到top文件夹中的initial文件夹中,在cmd中运行ngdbuild -molar initial top.ngc生成ngd文件,再运行floorplanner top.ngd用ISE中的工具floorplanner对top.ngd进行区域和管教约束。之后保存为ucf文件,在ucf文件中手动加入对总线宏的约束。运行ngdbuild

声明声明:本网页内容为用户发布,旨在传播知识,不代表本网认同其观点,若有侵权等问题请及时与本网联系,我们将在第一时间删除处理。E-MAIL:11247931@qq.com