JTAG加载出现FPGA CONF_DONE pin failed to go high,是什么问题啊

发布网友 发布时间:2022-04-23 17:05

我来回答

2个回答

热心网友 时间:2023-10-10 04:04

首先,CONF_DONE引脚是通过外部上拉电平,而不是FPGA芯片输出高电平。FPGA芯片只在你烧写配置文件时通过内部强制拉低,然后配置成功后释放引脚,这时引脚可以被外部上拉电平拉高。

以上分析可以得出如下两种情况的结论:
1、你的板子上FPGA芯片这个CONF_DONE有没有按照芯片资料上推荐的接一个10k的电阻到VCCPGM。如果没有这个上拉电平,CONF_DONE肯定是不可能在配置完成后变高的
2、是比较悲剧的情况,就是芯片的这个引脚由于你的不规范操作被击穿,引起芯片内部一直拉低这个引脚。这时候就得换芯片了。

热心网友 时间:2023-10-10 04:04

接3.3是没有问题的,也是典型选择。不能拉高的提示一般出现的原因有很多,
1.conf_done接3.3 要有上拉电阻,一般4.7~10K,检查是否焊好
2.芯片引脚确定已经焊牢,用牙签拨动芯片引脚,不能拨动为牢固
3.检查jtag有关引脚是否正常,没有被烧坏

声明声明:本网页内容为用户发布,旨在传播知识,不代表本网认同其观点,若有侵权等问题请及时与本网联系,我们将在第一时间删除处理。E-MAIL:11247931@qq.com